PCI数据采集卡Word文档格式.docx

上传人:b****6 文档编号:18716868 上传时间:2022-12-31 格式:DOCX 页数:13 大小:208.68KB
下载 相关 举报
PCI数据采集卡Word文档格式.docx_第1页
第1页 / 共13页
PCI数据采集卡Word文档格式.docx_第2页
第2页 / 共13页
PCI数据采集卡Word文档格式.docx_第3页
第3页 / 共13页
PCI数据采集卡Word文档格式.docx_第4页
第4页 / 共13页
PCI数据采集卡Word文档格式.docx_第5页
第5页 / 共13页
点击查看更多>>
下载资源
资源描述

PCI数据采集卡Word文档格式.docx

《PCI数据采集卡Word文档格式.docx》由会员分享,可在线阅读,更多相关《PCI数据采集卡Word文档格式.docx(13页珍藏版)》请在冰豆网上搜索。

PCI数据采集卡Word文档格式.docx

二零一二年四月

摘要

随着大规模集成电路和计算机技术的飞速发展,数字技术应用越来越广泛。

但现实生活中存在的物理信号大都是模拟信号。

因此,将模拟信号和数字信号的转换是进行号处理和分析的首要前提。

本系统就是完成这样的任务,将采集到的模拟信号转化成计算机能识别的数字信号。

采集卡和上位主机是一般采用ISA总线接口连接方式传输数据信息,但由于ISA总线传输速率低.易造成瓶颈效应.而PCI总线独立于处理器,传输速度快等诸多的优点,已是Pc机主板配置的主流。

研究的主要任务是把ISA接口的采集卡改成PCI接口的采集卡,取代一些元器件,精简了电路。

本设计有32路模拟输入、32路数字输入、16路数字输出、16路模拟输出,并且4路可程控增益。

同时板卡上采用FPGA技术,取代一些元器件,精简了电路。

关键词:

数据采集PCIFPGA

1引言

随着计算机技术的不断发展,微型计算机的体系结构发生了显著的变化。

如CPU运行速度的提高、多处理器结构的出现、高速缓冲存储器的广泛采用等,都要求有高速的总线来传输数据,从而出现了多总线结构。

多总线结构是指CPU与存储器、z/o等设备之间有两种以上的总线,这样可以将慢速的设备和快速的设备挂在不同的总线上,减少总线竞争现像,使系统的效率大大提高。

在多总线结构中,局部总线的发展令人瞩目。

局部总线是指来自处理器的延伸线路。

与处理器同步操作的PCI是先进的高性能局部总线,可同时支持多组外围设备,支持64位数据传送,多总线主控和线性突发方式,其数据的传输搴为133MB/s。

本文研究的是基于PCI的数据采集卡,所谓的数据采集是指将温度、压力、流量、位移等模拟量采集、转化成数字量后,再由计算机进行存贮、处理、显示或打印的过程。

相应的系统称为数据采集系统。

数据采集系统性能的好坏,主要取决于它的精度和速度。

在保证精度的条件下,应用尽可能高的采集速度,以满足实时采集、实时处理和实时控制对速度的要求。

2方案设计

2.1总体方案描述

本系统包括32路模拟输入、32路数字输入、16路数字输入、16路模拟输出、FPGA系统以及PCI总线。

其结构如下:

图2-1总体方案

3硬件系统设计

3.1PCI接口

在一个PCI应用系统中,如果某设备取得了总线控制权,就称其为"

主设备"

而被主设备选中以进行通信的设备称为"

从设备"

或"

目标节点'

'

对于相应的接口信号线,通常分为必备的和可选的两大类,为了进行数据处理、寻址、接口控制、仲裁等系统功能,PCI接口要求作为目标的设备至少需要47条引脚,若作为主设备则需要49条引脚。

下面对主设备与目标设备综合考虑,并按功能分组将这些信号表示在图3-1中。

其中,必要的引脚在左边,任选的引脚在右边。

图3-1PCI接口定义

基于上述原理,设计PCI接口与FPGA硬件连接,由于本系统不算大,因此不需要32位那么宽的数据位,因此本设计为8位数据总线。

设计原理图如图3-2所示。

图3-2PCI接口与FPGA连接图

3.2FPGA系统

FPGA系统由程序下载电路,电源电路,时钟电路,配置芯片以及FPGA芯片组成,其硬件连接如图3-3所示。

其中U4为3.3V稳压芯片,将PCI提供的5V电压稳成3.3V给FPGAI/O口供电。

U3为1.2V稳压芯片,将3.3V电压稳成1.2V给FPGA内核供电。

U2为EPCS配置芯片,保存程序。

U1为FPGA芯片。

选用altera的EP2C8Q208C8N。

X1为外置100M有源晶振,给FPGA提供时钟。

J1和J2分别为JTAG和AS程序下载接口。

图3-3FPGA系统电路连接图

3.332路数字量输入

数字输入,通过光耦隔离后直接通过FPGA的32个I/O接口接收数字量,光耦选择TLP512-4,内置4路线性光耦,也可以用于数字量隔离。

32路数字量共需8片。

其电路图如图3-4所示。

其中P5为数字量输入接口。

图3-432路数字量输入

3.416路数字量输出

16路数字量直接由FPGA16个I/O口产生,通过光耦隔离后输出,光耦选择TLP512-4,内置4路线性光耦,也可以用于数字量隔离。

16路数字量共需4片。

其电路图如图3-5所示。

其中P3为数字量输出接口。

图3-516路数字量输出

3.632路模拟量输入

模拟输入通过线性光耦隔离后,通过AD转换成数字量送入FPGA。

由于路数太多,不可能用32个AD,因此选用4片CD4051多路选择开关,将32路选择成4个8选1,因此需要4个CD4051,4个AD转换器。

AD选择ADS7822,12位高精度AD转换器,采用串行接口,占用FPGAI/O口少。

光耦选择TLP512-4,内置4路线性光耦,可以用于模拟量隔离。

其电路图如图3-6所示。

其中P4为模拟量输入接口。

图3-632路模拟量输入

3.616路模拟输出

模拟输出采用AD产生模拟量,并通过CD4015转换为8路,再通过电压保持器保持电压。

要输出十六路,需要两片CD4051,16片LF398电压保持器。

DA选用TLV5618,TLV5618是12位高精度DA,有两路输出,采用串行通信,可节约FPGAI/O口。

16路模拟输出中有4路是程控增益,因此还需要程控增益运放。

本设计采用THS7002,THS7002是双通道数字可控增益运放,因此需要2片。

其电路图如图3-7(a)(b)(c)所示。

其中P6为模拟量输出接口。

(a)DA及CD4051电路

(b)16路电压保持电路

(c)4路程控增益及输出接口

图3-716路模拟量输出

4系统软件设计

4.1FPGA控制系统

FPGA采用verilogHDL硬件描述语言编程。

由于是并行系统,没有流程。

我们分别对各个模块进行编程,然后连接即可。

参考文献

[1]黄争.德州仪器高性能单片机和模拟器件在高校中的应用和选型指南[M].德州仪器半导体技术有限公司大学计划部,2010.

[2]康华光,陈大钦,张林.电子技术基础[M].5版.高等教育出版社,2006.

[3]刘树林,程红丽.低频电子线路[M].机械工业出版社,2007.

[4]谭浩强.C语言程序设计[M].清华大学出版社,2000.

[5]谢兴红,林凡强,吴雄英.MSP430单片机基础与实践[M].北京航空航天大学出版社,2007.

[6]松井邦彦.OP放大器应用技巧100例[M].科学出版社,2006.

[7]彭军.运算放大器及其应用[M].科学出版社,2008.

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 职业教育 > 中职中专

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1