计算机原理答案Word文档格式.docx
《计算机原理答案Word文档格式.docx》由会员分享，可在线阅读，更多相关《计算机原理答案Word文档格式.docx（12页珍藏版）》请在冰豆网上搜索。
CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS
全面的回答应分英文全称、中文名、中文解释三部分。
CPU——CentralProcessingUnit，中央处理机（器），见7题；
PC——ProgramCounter，程序计数器，存放当前欲执行指令的地址，并可自动计数形成下一条指令地址的计数器；
IR——InstructionRegister，指令寄存器，存放当前正在执行的指令的寄存器；
CU——ControlUnit，控制单元（部件），控制器中产生微操作命令序列的部件，为控制器的核心部件；
ALU——ArithmeticLogicUnit，算术逻辑运算单元，运算器中完成算术逻辑运算的逻辑部件；
ACC——Accumulator，累加器，运算器中运算前存放操作数、运算后存放运算结果的寄存器；
MQ——Multiplier-QuotientRegister，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。
X——此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数；
MAR——MemoryAddressRegister，存储器地址寄存器，内存中用来存放欲访问存储单元地址的寄存器；
MDR——MemoryDataRegister，存储器数据缓冲寄存器，主存中用来存放从某单元读出、或写入某存储单元数据的寄存器；
I/O——Input/Outputequipment，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送；
MIPS——MillionInstructionPerSecond，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位；
11.指令和数据都存于存储器中，计算机如何区分它们？
计算机区分指令和数据有以下2种方法：
●通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。
●通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。
第2章计算机的发展及应用
1.通常计算机的更新换代以什么为依据？
答：
P22
主要以组成计算机基本电路的元器件为依据，如电子管、晶体管、集成电路等。
2.举例说明专用计算机和通用计算机的区别。
按照计算机的效率、速度、价格和运行的经济性和实用性可以将计算机划分为通用计算机和专用计算机。
通用计算机适应性强，但牺牲了效率、速度和经济性；
而专用计算机是最有效、最经济和最快的计算机，但适应性很差。
例如个人电脑和计算器。
3.什么是摩尔定律？
该定律是否永远生效？
为什么？
P23，否，P36
第3章系统总线
1.什么是总线？
总线传输有何特点？
为了减轻总线负载，总线上的部件应具备什么特点？
总线是多个部件共享的传输部件。
总线传输的特点是：
某一时刻只能有一路信息在总线上传输，即分时使用。
为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。
4.为什么要设置总线判优控制？
常见的集中式总线控制有几种？
各有何特点？
哪种方式响应时间最快？
哪种方式对电路故障最敏感？
（1）总线判优控制解决多个部件同时申请总线时的使用权分配问题；
（2）常见的集中式总线控制有三种：
链式查询、计数器查询、独立请求；
（3）特点：
链式查询方式连线简单，易于扩充，对电路故障最敏感；
计数器查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；
独立请求方式判优速度最快，但硬件器件用量大，连线多，成本较高。
5.解释下列概念：
总线宽度.总线带宽、总线复用。
总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期和总线的通信控制。
总线宽度：
总线宽度可以理解为总线的数据总线的根数，用bit（位）表示。
总线带宽：
总线带宽可以理解为总线的数据传输速率，即单位时间内总线上传输数据的位数。
总线复用：
将地址总线和数据总线公用一组物理线路，在这组物理线路上分时传输地址信号和数据信号。
总线的主设备（主模块）——指一次总线传输期间，拥有总线控制权的设备（模块）；
总线的从设备（从模块）——指一次总线传输期间，配合主设备完成传输的设备（模块），它只能被动接受主设备发来的命令；
总线的传输周期——总线完成一次完整而可靠的传输所需时间；
总线的通信控制——指总线传送过程中双方的时间配合方式。
6.试比较同步通信和异步通信。
同步通信——由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。
适合于速度差别不大的场合；
异步通信——不由统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。
7.画图说明异步通信中请求与回答有哪几种互锁关系？
8.为什么说半同步通信同时保留了同步通信和异步通信的特点？
半同步通信既能像同步通信那样由统一时钟控制，又能像异步通信那样允许传输时间不一致，因此工作效率介于两者之间。
9.分离式通信有何特点，主要用于什么系统？
（1）各模块欲占用总线使用权都必须提出申请。
（2）在得到总线使用权后，主模块在限定的时间内向对方传送信息，采用同步方式传送，不再等待对方的回答信号。
（3）各模块在准备数据的过程中都不占用总线，使总线可接受其他模块的请求。
（4）总线被占用时都在做有效工作，或者通过它发送命令，或者通过它传送数据，不存在内存等待时间，充分的利用了总线的有效占用，从而实现了总线在多个主、从模块间进行信息交叉重叠并行使传送，这对大型计算机系统是极为重要的。
10.什么是总线标准？
什么是即插即用，哪些总线有这一特点？
为什么要设置总线标准？
你知道目前流行的总线标准有哪些？
所谓总线标准，可视为系统与各模块，模块与模块之间的一个互联的标准界面
总线标准的设置主要解决不同厂家各类模块化产品的兼容问题；
目前流行的总线标准有：
ISA、EISA、PCI等；
plugandplay——即插即用，EISA、PCI等具有此功能。
使能
控制
第4章存储器
3.存储器的层次结构主要体现在什么地方？
为什么要分这些层次？
计算机如何管理这些层次？
存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。
主存与Cache之间的信息调度功能全部由硬件自动完成。
而主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。
因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。
4.说明存取周期和存取时间的区别。
存取周期和存取时间的主要区别是：
存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。
即：
存取周期=存取时间+恢复时间
5.什么是存储器的带宽？
若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？
存储器的带宽指单位时间内从存储器进出信息的最大数量。
存储器带宽=1/200ns×
32位=160M位/秒=20MB/S=5M字/秒
9.什么叫刷新？
为什么要刷新？
说明刷新有几种方法。
刷新——对DRAM定期进行的全部重写过程；
刷新原因——因电容泄漏而引起的DRAM所存信息的单元电压信号衰减而引起的信息丢失，需要及时补充。
因此安排了定期刷新操作；
常用的刷新方法有三种——集中式、分散式、异步式。
集中式：
在最大刷新间隔时间内，集中安排一段时间进行刷新；
有CPU访存死时间；
分散式：
在每个读/写周期之后插入一个刷新周期，无CPU访存死时间；
异步式：
是集中式和分散式的折衷。
讨论：
1）刷新与再生的比较：
共同点：
动作机制一样。
都是利用DRAM存储元破坏性读操作时的重写过程实现；
操作性质一样。
都是属于重写操作。
区别：
解决的问题不一样。
再生主要解决DRAM存储元破坏性读出时的信息重写问题；
刷新主要解决长时间不访存时的信息衰减问题。
操作的时间不一样。
再生紧跟在读操作之后，时间上是随机进行的；
刷新以最大间隔时间为周期定时重复进行。
动作单位不一样。
再生以存储单元为单位，每次仅重写刚被读出的一个字的所有位；
刷新以行为单位，每次重写整个存储器所有芯片内部存储矩阵的同一行。
芯片内部I/O操作不一样。
读出再生时芯片数据引脚上有读出数据输出；
刷新时由于CAS信号无效，芯片数据引脚上无读出数据输出（唯RAS有效刷新，内部读）。
鉴于上述区别，为避免两种操作混淆，分别叫做再生和刷新。
2）CPU访存周期与存取周期的区别：
CPU访存周期是从CPU一边看到的存储器工作周期，他不一定是真正的存储器工作周期；
存取周期是存储器速度指标之一，它反映了存储器真正的工作周期时间。
3）分散刷新是在读写周期之后插入一个刷新周期，而不是在读写周期内插入一个刷新周期，但此时读写周期和刷新周期合起来构成CPU访存周期。
4）刷新定时方式有3种而不是2种，一定不要忘了最重要、性能最好的异步刷新方式。
10.半导体存储器芯片的译码驱动方式有几种？
半导体存储器芯片的译码驱动方式有两种：
线选法（单译码法）和重合法（双译码法）。
线选法：
地址译码信号只选中同一个字的所有位，结构简单，费器材；
重合法：
地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。
这种方法通过行、列译码信号的重合来选址，也称矩阵译码。
可大大节省器材用量，是最常用的译码驱动方式。
25.什么是“程序访问的局部性”？
存储系统中哪一级采用了程序访问的局部性原理？
程序运行的局部性原理指：
在一小段时间内，最近被访问过的程序和数据很可能再次被访问；
在空间上，这些被访问的程序和数据往往集中在一小片存储区；
在访问顺序上，指令顺序执行比转移执行的可能性大（大约5:
1）。
存储系统中Cache—主存层次采用了程序访问的局部性原理。
27．Cache做在CPU芯片内有什么好处？
将指令Cache和数据Cache分开又有什么好处？
Cache做在CPU芯片内主要有下面几个好处：
1）可提高外部总线的利用率。
因为Cache在CPU芯片内，CPU访问Cache时不必占用外部总线；
2）Cache不占用外部总线就意味着外部总线可更多地支持I/O设备与主存的信息传输，增强了系统的整体效率；
3）可提高存取速度。
因为Cache与CPU之间的数据通路大大缩短,故存取速度得以提高；
将指令Cache和数据Cache分开有如下好处：
1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成；
2）指令Cache可用ROM实现，以提高指令存取的可靠性；
3）数据Cache对不同数据类型的支持更为灵活，既可支持整数（例32位），也可支持浮点数据（如64位）。
Cache结构改进的第三个措施是分级实现，如二级缓存结构，即在片内Cache（L1）和主存之间再设一个片外Cache（L2），片外缓存既可以弥补片内缓存容量不够大的缺点，又可在主存与片内缓存间起到平滑速度差的作用，加速片内缓存的调入调出速度（主存—L2—L1）。
第5章输入输出系统
1.I/O有哪些编址方式？
常用的I/O编址方式有两种：
I/O与内存统一编址和I/O独立编址；
特点：
I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式，I/O设备和主存占用同一个地址空间，CPU可像访问主存一样访问I/O设备，不需要安排专门的I/O指令。
I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码，此时I/O地址与主存地址是两个独立的空间，CPU需要通过专门的I/O指令来访问I/O地址空间。
I/O编址方式的意义：
I/O编址方式的选择主要影响到指令系统设计时I/O指令的安排，因此描述其特点时一定要说明此种I/O编址方式对应的I/O指令设置情况。
I/O与内存统一编址方式将I/O地址看成是存储地址的一部分，占用主存空间；
问题：
确切地讲，I/O与内存统一编址的空间为总线空间，I/O所占用的是内存的扩展空间。
I/O独立编址方式有明显的I/O地址标识，而I/O与内存统一的编址方式没有；
无论哪种编址方式，I/O地址都是由相应的指令提供的，而地址本身并没有特殊的标识。
2.简要说明CPU与I/O之间传递信息可采用哪几种联络方式？
它们分别用于什么场合？
CPU与I/O之间传递信息常采用三种联络方式：
直接控制（立即响应）、同步、异步。
适用场合分别为：
直接控制适用于结构极简单、速度极慢的I/O设备，CPU直接控制外设处于某种状态而无须联络信号。
同步方式采用统一的时标进行联络，适用于CPU与I/O速度差不大，近距离传送的场合。
异步方式采用应答机制进行联络，适用于CPU与I/O速度差较大、远距离传送的场合。
注意I/O交换方式、I/O传送分类方式与I/O联络方式的区别：
串行、并行I/O传送方式常用于描述I/O传送宽度的类型；
I/O交换方式主要讨论传送过程的控制方法；
I/O联络方式主要解决传送时CPU与I/O之间如何取得通信联系以建立起操作上的同步配合关系。
同步方式适用于CPU与I/O工作速度完全同步的场合。
I/O要达到与CPU工作速度完全同步一般是不可能的。
同步方式的实质是“就慢不就快”，如采用同步方式一般CPU达不到满负荷工作。
6.字符显示器的接口电路中配有缓冲存储器和只读存储器，各有何作用？
显示缓冲存储器的作用是支持屏幕扫描时的反复刷新；
只读存储器作为字符发生器使用，他起着将字符的ASCII码转换为字形点阵信息的作用。
8.某计算机的I/O设备采用异步串行传送方式传送字符信息。
字符信息的格式为一位起始位、七位数据位、一位校验位和一位停止位。
若要求每秒钟传送480个字符，那么该设备的数据传送速率为多少？
480×
10=4800位/秒=4800波特；
波特——是数据传送速率波特率的单位。
10.什么是I/O接口?
为什么要设置I/O接口？
I/O接口如何分类？
I/O接口一般指CPU和I/O设备间的连接部件；
I/O接口分类方法很多，主要有：
按数据传送方式分有并行接口和串行接口两种；
按数据传送的控制方式分有程序控制接口、程序中断接口、DMA接口三种。
12.结合程序查询方式的接口电路，说明其工作过程。
程序查询接口工作过程如下（以输入为例）：
1）CPU发I/O地址地址总线接口设备选择器译码选中，发SEL信号开命令接收门；
2）CPU发启动命令D置0，B置1接口向设备发启动命令设备开始工作；
3）CPU等待，输入设备读出数据DBR；
4）外设工作完成，完成信号接口B置0，D置1；
5）准备就绪信号控制总线CPU；
6）输入：
CPU通过输入指令（IN）将DBR中的数据取走；
若为输出，除数据传送方向相反以外，其他操作与输入类似。
工作过程如下：
2）输出：
CPU通过输出指令（OUT）将数据放入接口DBR中；
3）CPU发启动命令D置0，B置1接口向设备发启动命令设备开始工作；
4）CPU等待，输出设备将数据从DBR取走；
5）外设工作完成，完成信号接口B置0，D置1；
6）准备就绪信号控制总线CPU，CPU可通过指令再次向接口DBR输出数据，进行第二次传送。
13.说明中断向量地址和入口地址的区别和联系。
中断向量地址和入口地址的区别：
向量地址是硬件电路（向量编码器）产生的中断源的内存地址编号，中断入口地址是中断服务程序首址。
中断向量地址和入口地址的联系：
中断向量地址可理解为中断服务程序入口地址指示器（入口地址的地址），通过它访存可获得中断服务程序入口地址。
（两种方法：
在向量地址所指单元内放一条JUM指令；
主存中设向量地址表。
参考8.4.3）
硬件向量法的实质：
当响应中断时，为了更快、更可靠的进入对应的中断服务程序执行，希望由硬件直接提供中断服务程序入口地址。
但在内存地址字较长时这是不可能的。
因此由硬件先提供中断源编号、再由编号间接地获得中断服务程序入口地址。
这种中断源的编号即向量地址。
由于一台计算机系统可带的中断源数量很有限，因此向量地址比内存地址短得多，用编码器类逻辑部件实现很方便。
14.在什么条件下，I/O设备可以向CPU提出中断请求？
I/O设备向CPU提出中断请求的条件是：
I/O接口中的设备工作完成状态为1（D=1），中断屏蔽码为0（MASK=0），且CPU查询中断时，中断请求触发器状态为1（INTR=1）。
15.什么是中断允许触发器？
它有何作用？
中断允许触发器是CPU中断系统中的一个部件，他起着开关中断的作用（即中断总开关，则中断屏蔽触发器可视为中断的分开关）。
16.在什么条件和什么时间，CPU可以响应I/O的中断请求？
CPU响应I/O中断请求的条件和时间是：
当中断允许状态为1（EINT=1），且至少有一个中断请求被查到，则在一条指令执行完时，响应中断。
17.某系统对输入数据进行取样处理，每抽取一个输入数据，CPU就要中断处理一次，将取样的数据存至存储器的缓冲区中，该中断处理需P秒。
此外，缓冲区内每存储N个数据，主程序就要将其取出进行处理，这个处理需Q秒。
试问该系统可以跟踪到每秒多少次中断请求？
这是一道求中断饱和度的题，要注意主程序对数据的处理不是中断处理，因此Q秒不能算在中断次数内。
N个数据所需的处理时间=P×
N+Q秒
平均每个数据所需处理时间=（P×
N+Q）/N秒；
求倒数得：
该系统跟踪到的每秒中断请求数=N/（P×
N+Q）次。
19.在程序中断方式中，磁盘申请中断的优先权高于打印机。
当打印机正在进行打印时，磁盘申请中断请求。
试问是否要将打印机输出停下来，等磁盘操作结束后，打印机输出才能继续进行？
由于磁盘中断的优先权高于打印机，因此应将打印机输出停下来，等磁盘操作结束后，打印机输出才能继续进行。
因为打印机的速度比磁盘输入输出的速度慢，并且暂停打印不会造成数据丢失。
打印机不停，理由有如下几种：
打印内容已存入打印机缓存；
1）如果打印机无缓存呢？
2）如果打印机有缓存，还需要用程序中断方式交换吗？
（应用DMA）
由于在指令执行末查中断，因此执行打印指令时不会响应磁盘中断。
′
打印中断处理程序=打印指令？
采用字节交叉传送方式，当两者同时请求中断时，先响应盘，再响应打印机，交叉服务。
这是程序中断方式吗？
由于打印机速度比CPU慢得多，CPU将数据发送给打印机后，就去为磁盘服务，而这时打印机可自己慢慢打印。
停止打印机传送=停止打印机动作？
我有打印机，感觉上打印机工作是连贯的；
人的感觉速度=计算机工作速度？
23.调用中断服务程序和调用子程序有何区别？
子程序只有调用的时候才执行，而中断不需调用，只要外部条件满足就执行中断服务程序，子程序可以由用户程序和操作系统调用，而中断服务程序只能由操作系统调用。
26.什么是多重中断？
实现多重中断的必要条件是什么？
多重中断是指：
当CPU执行某个中断服务程序的过程中，发生了更高级、更紧迫的事件，CPU暂停现行中断服务程序的执行，转去处理该事件的中断，处理完返回现行中断服务程序继续执行的过程。
实现多重中断的必要条件是：
在现行中断服务期间，中断允许触发器为1，即开中断。
28.CPU对DMA请求和中断请求的响应时间是否一样？
CPU对DMA请求和中断请求的响应时间不一样，因为两种方式的交换速度相差很大，因此CPU必须以更短的时间间隔查询并响应DMA请求（一个存取周期末）。
CPU对DMA的响应是即时的；
随时都能响应？
CPU响应DMA的时间更短；
DMA比中断速度高；
短、高或不一样的具体程度？
不一样。
因为DMA与CPU共享主存，会出现两者争用主存的冲突，CPU必须将总线让给DMA接口使用，常用停止CPU访存、周期窃取及DMA与CPU交替访存三种方式有效的分时使用主存；
这种情况仅仅存在于DMA与中断程序之间吗？
答非所问。
24.DMA的工作方式中，CPU暂停方式和周期挪用方式的数据传送流程有何不同？
画图说明。
两种DMA方式的工作流程见下页，其主要区别在于传送阶段，现行程序是否完全停止访存。
停止CPU访存方式的DMA工作流程如下：
现行程序CPUDMACI/O
CPUDMACI/OBCD
周期窃取方式的DMA工作流程如下：
现行程序CP
升级会员 