实验二利用MSI设计组合逻辑电路Word文件下载.docx

实验二利用MSI设计组合逻辑电路Word文件下载.docx

《实验二利用MSI设计组合逻辑电路Word文件下载.docx》由会员分享，可在线阅读，更多相关《实验二利用MSI设计组合逻辑电路Word文件下载.docx（25页珍藏版）》请在冰豆网上搜索。

对实验要求的电路，列出真值表，写出函数式，画出逻辑图，并在图上标明集成块引脚号。

四．实验原理：

见实验书

五.实验内容

1、数据分配器与数据选择器功能相反。

它是将一路信号送到地址选择信号指定的输出。

如输入为D，地址信号为A、B、C，可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6、F7。

其真值表如表（五）所示。

试用3线．8线译码器74LS138实现该电路。

将74LS197连接成八进制作为电路的输入信号源，将QDQCQB分别与A.、B、C连接，D接模拟开关，静态检测正确后，用示波器观察并记录D=1时，CP、A、B、C及F0-F7的波形。

（提示：

将74LS138附加控制端S1作为数据输入端，同时令S2=S3l=0，A2A1A0作为地址输入端，即可将S1送来的数据只能通过A2A1A0所指定的一根输出线反相后送出去。

）

（1）用proteus设计逻辑电路图如下

其中，将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A、G2B接低电平，G1接高电平。

Q1与A相连，Q2与B相连，Q3与C相连，由上图知A0-A7分别为数据分配器的7个输出，而A8-A11为CP、Q1、Q2、Q3的波形，逻辑分析仪显示如下

（2）实验

由译码器工作原理及数据分配器真值表，将试验箱中芯片由proteus中连接起来，实际图如下

示波器显示如下

其中，D0至D11分别为CPQ3Q2Q1及F0-F7的输出，虽然顺序不一样，但对比proteus逻辑分析仪，可知该实验成功。

综合真值表、proteus和实验示波器，可得最终输出波形图应为

2、LU设计，在实验箱上实现

用八选一数据选择器151设计一个函数发生器电路它的功能如表（四）所示。

待静态测试检查电路工作正常后，进行动态测试。

将74LS197连接成十六进制作为电路的输入信号源，用示波器观察并记录CP.、S1、S0、A、B、Y的波形。

由上图写出真值表

由于8输入74LS151的数据选择只有三个输入，而显然这里有S1S0AB四个变量，因此，需要将其中一个变量设置为数据输入，本实验将B设置为数据输入

首先，74LS151的逻辑输出表达式为

在这里，观察真值表，令

A2=S1

A1=S0

A0=A,

D0=D7=0

D1=D2=D4=B

D3=D6=1

D5=

那么表达式为

当时做预习实验没找到非门，就用与非门代替，用197输出16进制数，Q1Q2Q3分别与151上的ABC连接，E接地，X0和X7接地，X1X2X4接Q0，X3X6接高电平，X5连Q0的取反。

（1）用proteus进行仿真模拟

逻辑分析仪如下

（2）实验

在试验中我将示波器中某些路交换了顺序，不影响结果

实验箱情况

由于芯片上没有直接取反的芯片，我使用了74LS00与非门进行取反

示波器显示

其中D0到D6分别为CPBAS0S1Y的波形

实验中的不足：

没有按书中给定的顺序显示每一路的波形，在下次的实验中将改正

遇到的问题：

74LS151在连线中E接口忘记接低电平，导致74LS151没有正常工作，Y始终输出低电平，由于线路繁多，花了很长时间才检查出来，以后实验将在连线过程中更加仔细。

根据真值表，proteus和实验，可知该实验成功，正确波形如下

3.AU设计

设计一个半加半减器，输入为S,A,B,其中S为功能选择口。

当S=0时，输出A+B和进位，当S=1时，输出A-B和借位。

首先画出真值表

由真值表可知，

卡诺图

化简得

（1）门电路

首先利用74LS197的八进制输出端Q1、Q2、Q3作为B、A、S的输入。

然后用异或门74LS86实现输出Dn。

接着用74LS86实现A⊕B，再用74LS08与B实现与门输出Cn

用proteus进行设计

我用197输出八进，用门表示逻辑，其中A0-A5分别表示PASABDnCn

其中逻辑分析仪显示如下

实验中发现了问题，由于异或门74LS86和与门74LS08不能同时使用，不得不将Cn的表达式进行变换，改用两次74LS00来实现与门，波形如下

实验中我漏掉了CP的波形，D0-D4依次为Q1Q2Q3DnCn，同时我也没按顺序显示波形，下次实验将改进

（2）使用74LS138实现

将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A、G2B接低电平，G1接高电平。

通过真值表，得知在74LS138中，Y1Y2Y5Y6接Cn的与非门，输出表示Cn波形；

Y3Y5接Dn的与非门，输出表示Dn波形

Proteus仿真如下

逻辑分析仪如下

其中A0-A5分别为CPSABDnCn

示波器

（3）使用74LS151，我分的两次记录

将74LS197的Q3、Q2、Q1作为74LS151的S2、S1、S0输入。

由真值表，第一个151表示Dn，其中X1X2X4X5接高电平，其余接地；

第二个151表示Cn，其中X3X5接高电平，其与接地

首先是proteus

逻辑分析仪

实验由于151只有一个，我分为两步，第一步输出Dn的波形，第二步输出Cn的波形

第一步：

74LS151中X1X2X4X5接高电平，其余接地

Dn的输出

其中D3就表示Dn的波形

问题：

实验中我忽略了CP的波形，下次改进

第二步：

74LS151中X3X5接高电平，其与接地

Cn的输出波形

其中D4为Cn的输出波形

3个小实验最后的结果相同，表明实验成功。

4、ALU（算术逻辑单元设计）

用proteum设计一个六输入二输出的ALU。

控制端：

S1,S2，S0，决定ALU的八种功能，其中指定六种功能为与，或，非，异或，全减，全加，剩余功能自己拟定。

数据输入端：

三个输入数据为A,B,C（当执行逻辑运算时忽略C）。

输出端：

和/差，进位/借位。

（逻辑运算时为输出，与输出取反。

）

首先我准备用多路复用器74LS151，把S2S1S0作为数据选择，把ABC（当加减运算时）经过处理后作为数据输入，在这里我将用三个74LS151，逻辑运算时，输出Y与需要一个151，加减运算时需要两个输出，和（差）与进（退）位，需要两个151。

（1）首先题目要求输出6位二进制数，我将两个74LS197串联在一起，第一个197

Q3作为第二个197的八进制计数输入，即可得到6位计数器的输出。

其中Q5Q4Q3作为S2S1S0分别与三个151的数据选择端输入

（2）真值表的前四个功能

这几个

门的输出将分别连在三个74LS151的数据输入X0-X4处（根据真值表的功能和多路复用器的功能）

PS:

该处我用的是Q1Q0作为AB进行逻辑运算，省略了Q3

（3）全加和全减

全加器真值表全减器真值表

根据真值表，第一个138中，Y1Y2Y4Y7和与非门U9结合，输出和；

Y3Y5Y6Y7和与非门U10结合，输出进位。

第二个138中，Y1Y2Y4Y7和与非门U12结合，输出差；

Y1Y2Y3Y7和与非门U13结合，输出借位利用两个数据分配器分别输出和（差）、进位（借位），第一个138和两个与非门结合得到两个输出，分别为和、进位；

第二个138和两个与非门结合得到两个输出，分别为差、借位

（4）74LS85

这里我还用了一个比较器，因为在第一个151中，输出Y和正好得到两个输出Z1Z2，但是第二、三个74LS151（表示和（差）、进位（借位））Z1和Z2。

如果只用或门将两个Z1和两个Z2结合，当第二、三个151工作时，第一个输出始终为1，因而与门输出始终为

1．因此，第一个74LS151的输出和第二、三个151的输出不能同时存在，因此需要74LS85的帮助。

（5）输出

将比较器QA>

B与第三个151输出（表示进位（借位））连入与门U19，将QA>

B取反后与第二个151输出（表示和（差））连入与门U18，再对两个输出进行或运算，即可巧妙的避开错误，避开两个结果的相互干扰。

由图知或门U16输出即Z1，U20输出为Z2

（6）全图

各个段的波形图已经一一应正，结果正确

六.实验总结

1、感受最深的就是proteus模拟和实验室里做实验有很大的差别。

实验箱芯片有限，特别是ALU，根据proteus在实验箱里连出电路有难度，因此在以后的实验中应将芯片有限这个情况讨论进去，适当简化电路。

2、通过AU可知，同一种结果可以由多种方法实现，在实验中应尽量挑选简便的方式

3、在实验箱上连接的过程中，由于连的线很多，很容易漏连和连错，比如151的E我就忘接地了，浪费了很多时间，因此在连线的过程中应更加仔细。

4、在示波器上做对比时一定要选择一个周期最大，频率最小的波形作为所有波形的比较波形，这样可以根据这个最大周期波形的一个周期画出其他的波形

5、面对十分复杂的电路，应时刻保持清醒的头脑，简化电路，自习连接各个芯片，不可慌张