z0高频电路用电路板设计技术探索文档格式.docx
《z0高频电路用电路板设计技术探索文档格式.docx》由会员分享，可在线阅读，更多相关《z0高频电路用电路板设计技术探索文档格式.docx（19页珍藏版）》请在冰豆网上搜索。
3.決定高頻電路單元與信號處理單元的封裝位置。
基本上高頻電路單元與類比/數位信號處理單元必需分開封裝，分割方式有兩種分別如下:
（a）.將電路板正面與反面的的高頻電路單元與數位信號處理單元分開，
‧主要原因是數位電路的噪訊很容易流入高頻電路單元，
‧高頻電路單元的背面設置數位電路時，必需避免兩者的封裝在相同角落上。
（b）.將電路板對分成高頻電路單元與數位信號處理單元各占一半的場合，
高頻電路單元的控制信號線迴繞長度如果過過長時，很容易受到數位電路噪訊的影響
4.電路板設置電子元件。
元件設置作業對設計高頻電路板而言具有決定性的影響，尤其是包含groundvia與連接via的面積，以及如何確保電子元件之間的space等設計非常的重要，例如電子元件之間的space設計不當的話，將招致無法設置groundvia，以及無法連接via等嚴重後果，也就是說電子元件的配置是否適宜，會使高頻電路的性能產生重大變化。
5.設計配線
除了印刷pattern的配線之外，同時還需要調整line的阻抗（impedance），並設置groundvia。
6.檢查配線
完成電路板data之後必需檢查設計規範（rule），尤其是檢查printout的配線是否有任何設計上的疏失，如果電路板有正、反面辨識上的需求時，可提出數據資料要求廠商製作。
設計高頻電路板的四大要訣
（一）.利用印刷pattern取代被動電子元件的功能
照片1是1.5GHzRF增幅器電路板封裝後的外觀；
圖1是RF增幅器的電路layout圖。
該電路的噪訊值為0.6～0.7dB，電路板中央部位附近設有富士通編號為FHC30FA的HEMT（HighElectronMobilityTransistor）電子元件。
圖1中的MS元件是表示microstrip，由於電容與線圈的功能可利用microstrip實現，因此該電路並未使用被動電子元件。
例如照片1之中與HEMTgate垂直延伸的印刷pattern（簡稱為openstub），就可發揮電容的功能。
此外基於增幅器的穩定性必需取得等化，因此input電路整合ГOPT（NF最小點），output電路的阻抗（impedance）則作50Ω的設計整合。
由於整合用的device也是用印刷pattern形成，所以實際設計電路板時必需將長度與寬度作嚴謹的配合。
照片1高頻電路板利用印刷pattern，取代被動電子元件設計實例
圖1照片1的1.5GHzRF增幅器電路圖
（二）.電子元件沿著信號傳輸方向排列，降低配線長度
照片2是800MHzRF增幅器電路板封裝後的外觀；
圖2是RF增幅器的電路layout圖。
圖2中的低噪訊Transistor電子元件使用NEC的2SC5185，由可知照片2電子元件沿著信號傳輸方向排列，藉此降低配線長度。
照片2電子元件沿著信號傳輸方向排列，降低配線長度的設計實例
圖2照片2的800MHzRF增幅器電路圖
（三）.Emitter端子附近設置groundvia
如照片2所示高頻Transistor元件2SC5185兩個Emitter具有四隻腳（pin），由照片可看見Emitter端子，pad的附近設有groundvia，此種結構一般稱為minimodeltype。
如果via遠離pad，增幅器的特性就會產生巨大變化，嚴重時甚至無法獲得模擬分析預期的等化與阻抗（impedance）特性。
從Emitter端子到via的配線，可因microstripline的結構而產生元件特性，有關它的影響力將在後述章節中會以模擬分析方式深入探討。
總而言之在高頻電路板，電子元件ground的處理非常重要。
（四）.發熱電子元件可利用ground面與金屬筐體散熱
照片3是800MHzRF送信機後段電路板封裝後的外觀，由照片可看見FET的source端子附近設有許多與ground層連接的via，這些via除了可以用低阻抗與ground層連接之外，還可將高頻電路的送信單元產生的熱能排除進而獲得散熱效果。
這種散熱方法尤其是對不易將發熱元件的熱能排除時，可透過電路板的ground銅箔面，將熱能導至金屬筐體協助散熱，如果祇是為了散熱，銅箔必需有70～100μm的厚度才能發揮預期的散熱效果，因此電路板上的銅箔被視為有效的散熱對策之一。
照片3800MHzRF送信機後段，電路板增加散熱用via的設計實例
波長對pattern長度的依存性
‧波長與波長的關係
圖4是12GHzmicrostripedgecoupleBPF電路板封裝後的外觀，類似如此超高頻的印刷pattern重合部位，不論是長度、寬度與間隔都需作高精度的要求，如果是圖2所示的電路板封裝方式，基本上不可能獲得預期的高頻特性。
主要原因是兩電路板處理的信號頻率差異，使得電路板的layout方式也截然不同。
假設空氣中或是真空中的波長為λ（mm），頻率為f（GHZ）時，兩者的關係式如下:
表1是利用式
（1）試算波長與頻率的結果。
頻率（GHZ）
真空中的（mm）
1
300
2.4
125
5.6
53.6
12
25
表1空氣中或的波長與頻率的關係
照片412GHz的microstripedgecoupleBPF電路板的設計實例
‧印刷電路板上的波長比真空中的波長短
在比誘電率為的電路板上的信號波長會變短，這種現象稱為波長縮短率，波長縮短率可用下式表示:
例如G10玻璃環氧樹脂（glassepoxy）的為4.8，如果將該值夜代入式
（2）便可求得波長縮短率:
假設800MHz的信號，空間波長為375nm，則玻璃環氧樹脂電路板上的波長會縮短為:
375×
0.456=171nm
‧實際波長可用實效比誘電率計算
實際電路板若是由microstripline構成的場合，由於電界會外漏至誘電體電路板外面臨造成誘電率下降，該誘電率稱為實效比誘電率。
電路板上的縮短率SPCB可用下式表示:
表2是1GHz常用的CEM-3與12GHzBSconverter常用的PPO，利用MEL的SNAP高頻模擬器計算兩者實效比誘電率的結果；
表3是根據實效比誘電率的計算結果，計算1GHz與12GHz信號在印刷電路板上的波長。
根據模擬分析結果顯示傳至印刷pattern的高頻信號波長，對電路板的材質具有很高的依存性。
誘電體的厚度（t=mm）
實效比誘電率（εr）
特性阻抗Zo（Ω）
Line寬度W（mm）
0.6
3.246
50.07
1.143
3.256
50.08
1.92
（a）CEM-3,εr=4.3,銅箔厚度18μm，頻率1GHz
誘電體的厚度（t=mm）
2.591
50.06
1.396
2.669
2.289
（b）PPO,εr=3.2,銅箔厚度18μm，頻率10GHz
表2典型的兩種印刷電路板的實效比誘電率
頻率
空間波長（λair）
電路板上的波長
（GHz）
SPCB（mm）
SPCB/4（mm）
166.5
41.6
15.5
3.9
表3電路板上與空氣中的波長差異
microstripline的長度與阻抗變化
‧0Ω終端Zin=∞，無終端Zin=0Ω
圖3是模擬電路利用SNAP模擬儀分析，當波長為λ=4的microstripline，從IN端子觀察的阻抗特性S11。
模擬分析時使用0Ω與47kΩ兩種終端阻抗，假設0Ω為ground與passcontrol連接；
47Ω則是利用microstripline提供transistor偏壓（bias）電流。
圖4是根據模擬分析結果作成的Smithchart，由圖4（a）的分析結果顯示負載端一旦作短路，從圖3的IN端子觀察，阻抗幾乎呈現無限大，這意味著電路變成開放狀態。
由圖4（b）的分析結果顯示，一旦將負載開放從圖3的IN端子觀察，阻抗則變成0，這意味著電路變成短路狀態。
圖3為量測λ=4microstripline阻抗特性的模擬電路
圖4不同的終端阻抗造成λ=4
microstripline阻抗特性差異（Smithchart）
‧各λ=4時Zin變成∞Ω或是0Ω
如圖3所示microstripline的input阻抗Zin各λ=4時會變成0Ω（短路狀態），或是∞Ω（開放狀態），顯示高頻line具有switch效應，而該現象也成為設計高頻電路板非常重要的基礎事項。
高頻波長的影響
根據表3的數據顯示1GHz時的λpub/4（為41.6mm，10GHz時的λpub/4為3.9mm，因此接著要探討波長對電路特性的影響。
圖5是使用高頻Transistor的LAN用低雜訊增幅器電路圖，由圖可知它是利用λ/4microstripline（MS1）在Tr1設置偏壓（bias），MS1的一端為passcontrol（Cp），該Cp基於高頻特性與ground連接，
當信號（波長為λ的頻率）通過A點時，MS1的電源端會因Cp形成高頻性短路，因此從A點觀之阻抗（impedance）呈開放狀（Z=∞Ω），換句話說通過A點的信號流動不會受到任何妨害，不過的長度增大二倍時，會形成相當於的microstripline，此時從Ⓐ點觀之阻抗（impedance）則變成0Ω，因此信號無法通過A點。
處理的信號如果是1GHz左右，由於λ=2為83.2mm所以即使長度有若干差異，基本上還不會構成問題，然而12GHz的λ=2為7.8mm，所以即使長度有數mm的不同，就有可能無法使信號作預期性的增幅，有鑑於此處理的頻率越高，越需要高精度印刷pattern加工。
圖5microstripline的長度影響增幅器特性的實例
Groundvia的位置對高頻特性的影響
圖6是為了量測870～890MHz高頻增幅電路的特性，特別設計的模擬分析用電路，具體而言它在誘電體厚度為1.0mm，εr=4.3的CEM-3印刷電路板上進行封裝，測試如何才能獲得10dB以上的等化，以及1.1以下的VSWR（VoltagestandingWaveRatio）特性。
‧groundvia盡可能靠近pad
如圖6的電路可知Transistor的emitter端子與ground之間插入microstriplinemodel，當作emitter的pad至groundvia之間印刷pattern，藉此測試印刷pattern的長度，亦即emitter的pad至groundvia之間的距離對高頻特性的影響。
等化特性、輸出入阻抗特性（impedance）的測試結果分別如下所述:
等化特性
圖7是emitter直接與ground連接，以及emitter的pad至groundvia之間相隔2.0mm時，兩者的通過特性模擬分析結果。
圖7（a）是配合模擬分析將LX設定為1μm的結果；
表4是上述兩者等化的差異結果。
由圖可知即使是800MHz領域由於插入2.0mm的pad，等化大約會降低3.4～4.4dB。
頻率
等化（dB）
等化差異
（MHz）
Emitter直接與ground連接
LX=2.0mm時
（dB）
800
14.5816
10.1609
-4.4207
880
16.1218
12.1539
-3.9679
900
15.5556
12.1961
-3.3595
表4emitter的pad至groundvia之間的距離造成等化的差異結果
圖6870～890MHz高頻增幅器的電路（模擬分析用電路）
圖7Emitter的pad至groundvia的距離造成通過特性的差異
輸出入阻抗特性
圖8的Smithchart是emitter直接與ground連接，以及emitter的pad至groundvia之間相隔2.0mm時，Transistor（Tr1）的輸出入阻抗（S11,S22）頻率特性模擬分析結果。
由Smithchart可知圖中有S11與S22兩條特性曲線，它的中心是50Ω阻抗（impedance），VSWR是圖中1.0的點。
從Smithchart的中心（50Ω）描繪的兩個同心圓表示VSWR，內側圓的VSWR為1.5，外側圓的VSWR為2.0。
由圖8（a）可知emitter直接與ground連接的場合，880MHz的輸入阻抗S11與輸出阻抗S22幾乎都是50Ω，由此可知兩者接近一致（matching）。
groundpad在2.0（LX=2.0mm）的位置時，880MHz的輸出入阻抗是在VSWR＝2.0圓的外側上，大幅偏離50Ω的整合條件。
（a）emitter直接與ground連接時的阻抗特性
（b）距離emitterpad2mm設有groundvia時的阻抗特性
圖8Emitter的pad至groundvia的距離造成阻抗特性的差異
根據以上模擬分析結果可知為了獲得良好的高頻電路特性，因此高頻電子元件的groundvia必需設在pad的近傍。
‧大直徑via較有利
圖6的Transistoremitterpad分別設有直徑0.4mm與0.2mm的via，如果與圖9的電路作增幅特性差異比較，此處假設via直徑以外的條件，例如模擬分析手法與圖6設有via完全相同，且為0.001mm。
根據以上測試條件獲得如圖10所示的通過特性，需注意的是圖10的via直徑分別是0.4mm與0.2mm；
表5是兩者的等化差異，由表5可知不同的via直徑會造成-0.5～-0.6dB的等化差異，
如果與表5的「emitter直接與ground連接時的通過特性」比較時，via直徑0.4mm的等化值為-1.3～-1.9dB；
via直徑0.2mm的等化值為-1.8～-2.5dB。
圖11是via直徑為0.4mm與0.2mm時的輸出入阻抗特性，由圖11可知via直徑為0.4mm的VSWR為1.4；
via直徑為0.2mm的VSWR為1.6，也就是說直徑為0.4mm的via對整合狀態的影響比較小。
圖9870～890MHz高頻增幅器的電路（模擬分析用電路）
圖10不同的groundvia直徑離造成通過特性的差異
groundvia直徑0.4mm
groundvia直徑0.2mm
12.715
12.0742
-0.6408
14.5017
13.9251
-0.5766
14.2372
13.7487
-0.4885
表5不同的groundvia直徑造成等化的差異（模擬分析）
圖11不同的groundvia直徑造成等化的差異（Smithchart）
印刷電路板的安全規範
設計高電壓刷電路板的pattern時，通常導體pattern的間隙必需比設計基準最小值大20%，主要原因是為了減少突發狀況對電路的傷害。
不過值得注意是有安全規範認證需求的場合則與設計基準無關，尤其是50V以上電壓系統的電路板，必需嚴守安全規範規定的導體pattern間隙，設計電路板的pattern。
‧將製作誤差列入考慮
實際設計刷電路板pattern時需將製作誤差列入考慮，尤其是導體pattern間隙必需低於設計基準值，因為實際製作過程不可能沒有製作誤差，亦即:
‧典型的導體pattern間隙
表6～8是典型的導體pattern間隙，雖然並非所有的印刷電路板都使用與典型導體pattern間隙相同條件，不過事前的規格調查作業卻非常重要。
表6日本地區有關導體pattern間隙的電氣用品安全規格值
電壓
大於50V，小於150V
大於150V，小於300V
沿面/空間
沿面（mm）
空間（mm）
Resistcoating
無
有
一次端
安全規格
2.5
1.5
3
2
↕
製品規格
2.9
1.6
3.4
2.1
設計基準
1.7
3.5
2.2
二次端
接地端
--
0.25
表7將製品規格值與設計基準值列入考慮時的導體pattern間隙值（日本地區）
圖12導體pattern的間隙（日本地區）
電壓
一次端⇔一次端
4.8
3.2
一次端⇔二次端
一次端⇔接地端
二次端⇔接地端
表8有關導體pattern間隙的電氣用品安全規格值（北美地區）
4
表9有關導體pattern間隙的電氣用品安全規格值（歐洲地區）
圖13導體pattern的間隙（歐洲地區）
升级会员 