电子电工综合试验电子计时器Word下载.docx
《电子电工综合试验电子计时器Word下载.docx》由会员分享，可在线阅读，更多相关《电子电工综合试验电子计时器Word下载.docx（15页珍藏版）》请在冰豆网上搜索。
设计、安装、调试整点报时电路（59分53秒、59分55秒、59分57秒报时低声，59分59秒报时高声）
5：
设计、安装、调试校分、清零电路。
要求：
校分电路要防抖动，清零电路任意状态可以清零。
6：
连接1——5各项设计电路实现一小时整点报时的电子计时器电路。
设计正确，布局合理，排线整齐，功能齐全。
二：
电路设计框图
数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路可以分为校分电路、清零电路和报时电路。
其具体的原理框图如下：
译码显示电路
脉冲发生电路
计时电路
报时电路
校分电路
清零电路
以下是各部分原理：
脉冲发生电路是为计时器提供计数脉冲的，因为设计的是计时器，所以需要产生1Hz的脉冲信号。
这里采用NE555集成电路和分频器CD4040构成。
555定时器不仅体积小，而且用它来构成多谐振荡器，波形稳定，上升沿和下降沿小，振幅大，占空比可调，因此越来越广泛地被用作振荡器。
而后通过CD4040产生几种频率供后面使用。
下面是脉冲发生电路的原理图：
其中1HZ频率用于计时器电路，2HZ频率用于校分、清零电路，500HZ和1KHZ用于整点报时电路。
计时电路
计时电路钟的计数器，可以采用二-十进制加法计数器CD4518实现。
60秒为1分，将分和秒的个位、十位分别在七段数码显示器上显示出来，从0分0秒到59分59秒，然后重新计数。
以下是计时电路的原理图：
校分电路总信号
接D触发器Q
这部分电路中上半部分对应的是分的十位和个位，下半部分对应的是秒的个位和十位。
清零信号最后由清零电路统一提供。
秒的个位的CP端和分的个位的EN端都由校分电路提供信号。
根据计数特点，在1000时，个位向十位发一个高位信号，但十位不变化，在个位由1001变为0000时，又向十位发了低位信号，十位由0000变为0001，依次计数下去。
而由于十位到6时要进行清零，即在0110时进行清零，所以用Q1与Q2与非后再与清零信号与非送到Cr端。
个位清零的话直接输入清零信号即可。
（注：
这里所说的既适用于分，也适用于秒）
信号来自计数器，再通过译码器CD4511，最后利用330Ω电阻来驱动共阴极显示器。
以下是它的部分电路图：
在这里我只画了一半的电路，另一半和它一样，两者都是从计数器的输出端向CD4511的输入端输入信号，通过译码器4511后再输入到数码管中。
这部分原理较为简单，不作过多的分析。
（330Ω的电阻是以防电流过大使数码管烧毁）
电路每小时进行一次报时，从59分53秒开始报时，每隔一秒发一声，共三声低音、一声高音。
即59分53秒、59分55秒、59分57秒为低音，59分59秒为高音。
实际上，需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号，进行报时即可。
对于这一要求，我们可以列一张表来形象的看出这一性质：
时刻
分十位
分个位
秒十位
秒个位
音高
频率
m8m7m6m5
m4m3m2m1
s8s7s6s5
s4s3s2s1
59分53秒
0101
1001
0011
低
约500Hz
59分55秒
59分57秒
0111
59分59秒
高
约1000Hz
对于分的十位个位和秒的十位，在鸣响的时候给出的信号应该是一样的。
所以公示中有共同项m7m5m4m1s7s5,剩下的就是考虑秒个位的区别在s1为1时，s3，s2中有一个为1即发出500HZ的低声鸣响，在s4为1时发出1000HZ的高声鸣响。
因此，总结得出公式为：
F
，其中F为最后要传到扬声器中的信号,f3为500HZ信号，f4为1KZ的信号。
具体电路图如下。
校分电路要实现的功能：
电路中存在一个开关，当开关打到“正常”档时，计数器正常计数；
当开关打到“校分”档时，分计数器进行快速校分（即分计数器可以不受秒计数器的进位信号控制，而选通一个频率较快的校分信号进行校分），而秒计数器保持。
在任何时候，拨动校分开关，可以进行快速校分。
即令计时器分为快速计数，而秒位保持。
由于D触发器的输出端只在时钟的上升沿变化，而其他时刻保持上一次的电平，故可以用其构成防颤抖电路，在校分电路中有其应用。
在电路中添加一个D触发器效果会比较好。
在这里我们采用74LS74D触发器，它包括了两个触发器，校分电路中用到一个，而清零电路中也可用到一个，可以很好的防抖动。
以下是它的原理图：
其中输出端直接与分计时器的个位时钟端相连接。
正常计时状态下，开关连接高电平，此时Q端输出高电平，总输出端的信号与秒的十位进位信号相同。
当开关连接低电平时，Q端输出低电平，总输出端输出信号为2Hz的时钟信号。
此电路防颤抖的原理在于：
当开关在两种状态之间转换时，由于机械振动，在很短的时间中（常为几毫秒）会在高低电平之间来回波动，相应的产生几个上升沿。
如果直接将开关的输出端直接连接至分个位的时钟的话，这些上升沿将导致它瞬间跳变几个数值。
然而在加上D触发器之后，由于在没有时钟上升沿的时候，输出信号保持，而其时钟频率相对与颤抖频率是很小的，也就是说在开关颤抖过程中触发器的输出是不变的，从而避免了分计数器数值的跳变。
清零电路
清零电路为了考虑到防抖动，因此在这里也采用触发器来实现。
因为前面74LS74还有一端没有用着，正好可以利用剩余的部分接到开关上来实现同步清零。
电路图如下：
正常状态下，开关打在高电平，电路正常工作。
当需要清零时，打到低电平位置，Q端输出低电平，根据前面计时电路的电路图，可以分析出秒和分的十位得以清零。
输出高电平，直接输出到4518的Cr端。
根据CD4518的功能表当Cr端为高电平时，进行清零。
所以秒和分的个位得以清零。
四：
实验所用元器件
CD4511译码器
CD4511是一种8421BCD码向8段数码管各引脚码的转换器。
当在其四个输入端输入8421BCD码时，其7个输出端可直接输出供7段数码管使用的信号。
引脚图：
功能表：
输入
输出
LE
D
C
B
A
g
f
e
d
c
b
a
字符
测灯
×
1
8
灭零
消隐
锁存
显示LE=0→1时数据
译码
2
3
4
5
6
7
9
CD4518计数器
CD4518时一种常用的8421BCD码加法计数器。
每一片CD4518集成电路中集成了两个相互独立的计数器。
CR
CP
EN
Q3
Q2
Q1
Q0
清零
计数
↑
BCD码加法计数
保持
↓
CD4040分频器
CD4040是一种常用的12分频集成电路。
当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路中利用其与NE555组合构成脉冲发生电路。
555定时器
NE555是在电子科技行业广为应用的一种集成电路，用途十分广泛。
在本电路中，构成时钟发生器，是整个电路的核心。
其中引脚1为接地端，引脚2和引脚6为输入端，引脚3为输出端，引脚4为复位清零端，引脚5为调整端（通常空置或通过一个电容接地），引脚7位放电端，引脚8为电源。
引脚图
（引脚4）
Vi1（引脚6）
Vi2（引脚2）
VO（引脚3）
>
Vcc
Vcc
<
不变
74LS74D触发器
置“1”
送“0”
送“1”
不允许
不确定
其它门电路芯片
74LS00引脚图
74LS20引脚图
74LS21引脚图
7：
其他元件
双字数码管显示器2个、阻值为330Ω的电阻28只、阻值为1kΩ和3kΩ的电阻各1只，以及容值为0.047μF的电容1只。
五：
实验总结与创新设计
在一学期数电知识的基础上，同时有了前面一些小实验为根基，我们进行了这次电子电工综合试验。
其实也可以看做数电的综合实验。
第一次做手动性这么强的实验，所以很不习惯，虽然课前已经很好的预习了，但面对这么多密密麻麻的线和元器件，我有点手忙脚乱。
首先，安装译码电路没什么问题，关键是找准各个管脚的位置，然后还有很重要的事就是限流电阻不能忘记接入。
28个电阻排放时得注意位置的合理性，这样后面连线时可以照顾到美观，也可以减少干扰的可能性。
然后是安装秒脉冲电路，一开始接完后发现Q12端出来的频率远大于1HZ，经过细致检查，发现电阻选错了，根据色环读电阻的大小看来还得下点功夫。
计数器电路没多少难度，正确的分析好进位的特点，选好进位管脚即可，但是由于后面要接入校分和清零电路的信号，所以还得注意一些细节。
我觉得报时电路还是挺难得，因为要设计到正好叫四次，而且有一定的间隔和音调，很让人头疼。
后来参考了老师黑板上给的那个公式，好好归纳了下，列出了前面报告中的那个框图，于是管脚的连接方式也很清楚了。
最后校分和清零电路要注意它们分别和计数器中哪些端口连接，不能接错，而这一部分电路采用D触发器，巧妙的防止了抖动和实现了任意状态清零。
比较有意思。
后来自己想了想，这个电路报时很有规律，那我也可以根据它设计一个工厂工人休息提醒的钟。
设计成每过几个小时候自动鸣叫几声，可以先低声，再高声，或者更巧妙些，根据频率的特点，让它发出音乐的优美旋律。
这些都可以在本电路上作出改进，而且原理和本电路相似。
最后，感谢老师在实验中的几次重要提醒与帮助，感谢同学对我的支援。
也感谢学校提供给我这次良好的学习机会。
六：
参考文献
[1]蒋立平主编《数字逻辑电路与系统设计》[M]北京：
电子工业出版社，2008.7
[2]王建新姜萍编著《电子线路实践教程》[M]北京：
科学出版社，2003.9
七：
引脚接线总图：
八：
原理图
升级会员 