capture学习笔记Word文档下载推荐.docx
《capture学习笔记Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《capture学习笔记Word文档下载推荐.docx（50页珍藏版）》请在冰豆网上搜索。
.scr：
script或macro记录文件.
.pad：
padstack檔.
.dra：
drawing档,createsymbol前先建drawing,之后再compiled成binarysymbol档.
.psm：
packagesymbol,实体包装零件.
.osm：
formatsymbol,制造,组装,logo图形的零件.
.ssm：
shapesymbol,自订pad的几何形状,应用在PadstackDesigner.
.bsm：
mechanicalsymbol,没有电器特性的零件.
.fsm：
flashsymbol,负片导通孔的连接方式.
.mdd：
module,模块,可在Allegro建立,包含已placed,routed的数据.
.sav：
corruptdatabase,当出现此种档案时,表示你的板子的数据结构已经破坏，情况不严重可以用DBDoctor修复。
文件后缀名文件类型
.brd普通的板子文件
.draSymbols或Pad的可编辑保存文件
.padPadstack文件，在做symbols时可以直接调用
.psm
Library文件，存package>
partsymbols
.osm
Library文件，存格式化
symbols
.bsm
Library文件，存机构
.fsm
Library文件，存flashsymbols
.ssm
Library文件，存shapesymbols
.mddLibrary文件，存moduledefinition
.tap
输出的包含NCdrill数据的文件
.scrScript和macro文件
.art输出的底片文件
.log输出的一些临时信息文件
.colorView层面切换文件
.jrl
纪录操作Allegro的事件
CadenceSPB15.5整个软件系统分为18个功能模块：
1）DesignEditor
DesignEntryHDL允许采用表格、原理图、VerilogHDL设计，是以前版本的ConceptHDL
2）DesignEntryCIS对应于以前版本的Capture、CaptureCIS
3）DesignEntryHDLRulesChecker
DesignEntryHDL规则检查工具
4）LayoutPlus
原OrCAD的PCB设计工具
5）LayoutPlusSmartRouteCalibrate
LayoutPlus的布线工具
6）LibraryExplorer数字设计库的管理
7）OnlineDocumentation在线帮助文档
8）ModelIntegrity模型查看与验证工具
9）PackageDesigner高密度IC封装设计和分析
10）PCBEditor即PCB设计工具，包括：
AllegroPCBDesign220（完整的PCB设计工具：
包括DesignEntryHDL、PCBEditor、PCBRouter）、AllegroPCBPerformance220、AllegroPCBDesign610
11）PCBLibrairan
Allegro库开发，包括焊盘、自定义焊盘Shape、封装符号、机械符号、Format符合Flash符号的开发
12）PCBRouter
CCT布线器
13）PCBSI
建立数字PCB系统和集成电路封装设计的集成高速设计和分析环境，能够解决电气性能的相关问题：
时序、信号完整性、串扰、电源完整性和EMI。
14）AllegroPhysicalViewer
Allegro浏览器模块
15）ProjectManager
DesignEntryHDL的项目管理器
16）Sigxplorer
网络拓扑的提取和仿真
17）AnalogyWorkbench（PSpiceA/D）
18）PCBEditorUtilities
包括PadDesigner、DBDoctor、BatchDRC等工具。
设计过程：
使用CadencePCB设计工具创建并完成PCB设计的过程：
1）设置Capture工作参数
为Capture定义和设置工作区
2）制作元器件
创建元器件库
3）创建原理图设计
包括：
元器件摆放、网络连接和层次图设计等。
4）PCB设计预处理
属性分配、封装指定、规则检查和网络表生成等。
5）配置Allegro工作环境
6）建立焊盘与元件封装符号
7）加载网络表
加载Capture生成的网络表
8）建立板框、限制区域和板的叠层
定义PCB配置的物理参数
9）定义设计规则
10）元件布局，摆放元器件
11）建立VCC和GND平面
12）对关键网络进行交互式布线
13）用SPECCTRA进行自动布线
14）最优化布线
使用Gloss命令优化自动布线的连线
15）完成布线
16）为生产PCB板产生坐标、报表
17）产生生产输出产生Gerber文件等生产加工数据
PCB封装常见类型
DIP
SOIC
PLCC/QFP
PGA/BGA
THDISCRETE
SMDDISCRETE
SIP
ZIP
设计流程：
1.前处理
1）原理图设计
2）创建网络产生送往Allegro的网络表，包括pstxnet.txt,pstsprt.txt,pstchip.dat。
3）建立元器件封装库
4）创建机械设计图
2.中处理
1）读取原理图的网络表
导入Allegro软件
2）摆放机械图和元件
3）设置电路板的层面
4）手工布线和自动布线
5）放置测试点
3.后处理
1）文字面处理
2）底片处理
3）报表处理
元件报表（BillofMaterialReport）、元件坐标报表（ComponentLocationReport）、信号线接点报表（NetListReport）、测试点报表（TestpinReport）等
一些基本问答
mil&
inch区别？
1inch=1000mil=2.54mm
1mm=0.03937inch=39.39mil
问：
在Allegro中可以打开的文件有几类，各有什么不同？
答：
在Allegro中可以打开的文件有四类。
在Allegro中，执行File—Open命令，得到打开（Open）文件对话框，在文件类型选择栏，可以看到可以打开的四种文件类型，它们分别是设计（Layout）文件，文件后缀为.brd；
模块定义（ModuleDefinition）文件，文件后缀为.mdd；
设计（Layout）文件，文件后缀为.mcm；
符号绘制（Symboldrawing）文件，文件后缀为.dra。
文件后缀为.brd的文件是Allegro的印制电路板设计文件。
它可以包含元件的布局、布线、机械加工尺寸、各类定位孔、各类禁止区域信息、装配信息等，并由它最终产生印制电路板加工所需要的各种光绘文件、钻孔文件以及各类工艺文件。
文件后缀为.mdd的文件是Allegro的模块文件，它用于建立一个可重复使用的模块，以前文件的后缀为.Module，可以通过执行modpaste命令将文件的后缀为.module改变为.mdd。
文件后缀为.mcm的文件是Cadence的高级封装设计系统AdvancedPackageDesigner（APD）或AdvancedPackageEngineer（APE）保存的设计文件。
文件后缀为.dra的文件是各种格式符号文件，包括封装符号（Packagesymbol）、机械符号（Mechanicalsymbol）、格式符号（Formatsymbol）、形状符号（Shapesymbol）和嚗光符号（Flashsymbol）。
PCB设计工具：
1、原理图端：
CadenceCapture
Concept_HDL
Protel
PowerLogical
DxDesigner
2、PCBLayout：
CadenceAllogro
MentorGraphics
PowerPCB
Expedition
BoardStation
3、PCB仿真：
CadenceSpecctraQuest
Hypelynx
Cadence基本的元件库：
Discrete.olb
MicroController.olb
Conector.olb
Gate.olb
Epude708.olb
//add
1.原理图设计用capture
2.PCB用allegro
3.自动布线用SPECCTRA
CadenceSPB:
pcb设计系统的软件：
原理图输入：
capturecis&
conceptHDL
PCB设计：
PCBeditor
PCB库管理和设计：
PartDeveloper
Libexplorer
PCBLibrarian
信号分析：
PCBSI（Specctraquest）
Signoise
PCB布线器：
PCBrouter（specctra）
模型编辑验证：
Modelintegrity
Cadenceallegro软件分析：
Q：
在ALLEGRO里打开的BRD里可导出组件，但是导出的组件如何加到库里？
A：
File-->
Export-->
Libraries...再将*.txt拷到你的device库中，*.pad拷到pad库中，其它的拷到你的psm库中。
使用库路径设置：
启动AllegroPCBDesign610
--Setup---UserPreferences
----Config_path----devpath
----Design_path----padpath
----psmpath
从BRD文件中EXPORTLIBRARIES时,把DEVICEFILES存入一个DEVICES文件夹，其他全部存入一个SYMBOLS文件夹（可建在【你的项目路径\ALLEGRO】下）；
在ALLEGRO中设置用户环境变量PSMPATH，加入你的SYMBOLS文件夹路径，即可使用从BRD文件中导出的封装。
1.都是些什么库？
mechanicalsymbols:
机械外形符号
packagesymbols:
封装符号
formatsymbols:
格式符号
shapeandflashsymbols:
flash图形符号
devicefiles:
元器件文件
padstacks:
焊盘库
Shapeangflashsymbols热风焊盘。
2.覆铜时要用到的：
正片、负片，问什么是负片？
正片？
其实就是阳板阴板吧一般顶层底层布线曾用阳板positive电源层地层用阴板negative
3.一个PCB设计实例（CadencePSD15.0）
1．
设计PCB外形框图符号
首先绘制外形框，然后添加定位孔，接着设置一些特殊的禁止布线区域，最后标注所有的尺寸。
2．
生成主设计文件
3．
网表文件的引入
4．
设置电路板叠层结构与颜色
5．
设置设计规则
Setup/Constraints：
设置标准设置规则
Linetoline:
Linetopad:
Padtopad:
Linetowidth:
设置间距设计规则
Pintopin:
Linetopin:
Viatopin:
Viatoline:
Viatovia:
Shapetovia:
Shapetoline:
Shapetoshape:
设置物理设计规则
区域设计规则
6．
元器件的布局
7．布线与铺铜
定义布线格点
设置过孔焊盘
手工布线和自动布线
电源和地平面的铺铜
8．
后处理
Gloss优化操作
丝印调整
原理图和PCB之间的一致性检查
Report检查项的检查
9．
CAM输出
生成数控文件.dlt
生成光绘文件.art
生成坐标文件
4.
波峰焊是指将熔化的软钎焊料（铅锡合金），经电动泵或电磁泵喷流成设计要求的焊料波峰,亦可通过向焊料池注入氮气来形成，使预先装有元器件的印制板通过焊料波峰，实现元器件焊端或引脚与印制板焊盘之间机械与电气连接的软钎焊。
根据机器所使用不同几何形状的波峰，波峰焊系统可分许多种。
波峰焊流程：
将元件插入相应的元件孔中→预涂助焊剂→预烘（温度90-1000C，长度1-1.2m）→波峰焊（220-2400C）→切除多余插件脚→检查。
回流焊工艺是通过重新熔化预先分配到印制板焊盘上的膏状软钎焊料，实现表面组装元器件焊端或引脚与印制板焊盘之间机械与电气连接的软钎焊。
波峰焊随着人们对环境保护意识的增强有了新的焊接工艺。
以前的是采用锡铅合金，但是铅是重金属对人体有很大的伤害。
于是现在有了无铅工艺的产生。
它采用了*锡银铜合金*和特殊的助焊剂且焊接接温度的要求更高更高的预热温度还要说一点在PCB板过焊接区后要设立一个冷却区工作站.这一方面是为了防止热冲击另一方面如果有ICT的话会对检测有影响.
波峰焊基本可以里解为,它对稍大相对小元件焊锡,他跟回流焊不同之处就在这,而回流焊它对板子与元件加温,其实就是把原来刷上去的焊膏给液化了,以达到把元件与板子相接的目地.1.波峰焊工作方式:
板子进入机器口-感应器感应到后-喷FLUX（助焊剂）-预热区开始预热-喷锡处开始喷锡-降温.2.回流焊工作方式:
几个温区加热-锡液化-降温.
5
cadenceandallegrocomm：
（video）
Outputs:
pstchip.dat
pstxnet.dat
pstxprt.dat
capture:
createnetlists:
create*.brd
放置元件（先不设置图纸大小）
6.
PAD是焊盘
DRA后缀的就是一个零件
TXT只是一个描述文件，不起作用，可以不要
有.dra
.pad.psm
.fsm.log
.txt
mechanicalsymbols
packagesymbols
format
shapeandflashsymbols
devicefiles
焊盘是封装的一部分；
焊盘.pad
封装.dra,.psm
.draallegro的footprint文件
封装有dra和psm两个文件
焊盘就一个pad文件，焊盘是属于封装的一部分
dra调用psm，allegro真正调用的文件。
pad就是焊盘
padstacks焊盘封装
封装就零件封装和原理图封装
MechanicalSymbol主要是板的形状和安装孔位置之类的
7
Regularpad、Anti-pad和Thermalpad的区别
真实焊盘大小、带隔离大小焊盘、花焊盘
8..brd文件是Allegro印制电路板设计文件，包括元件的布局、布线、机械加工尺寸、各类定位孔、各类禁止布线区域信息、装配信息。
一、安装：
SPB15.2CD1～3，安装1、2，第3为库，不安装
License安装：
设置环境变量lm_license_file
D:
Cadencelicense.dat
修改license中SERVERyyhANY5280为SERVERzengANY5280
二、用DesignEntryCIS（Capture）设计原理图
进入DesignEntryCISStudio
设置操作环境OptionsPreferencses:
颜色：
colors/Print
格子：
GridDisplay
杂项：
Miscellaneous
.........常取默认值
配置设计图纸：
设定模板：
OptionsDesignTemplate:
（应用于新图）
设定当前图纸OptionsSchematicPageProperities
创建新设计
创建元件及元件库
FileNewLibrary（...Labrary1.OLB）
DesignNewPart...（NewPartProperties）
Partsper1/2/..（封装下元件的个数）
PakageType:
（只有一个元件时，不起作用）
Homogeneous:
复合封装元件中（多个元件图组成时）每个元件图都一样（default适用于标准逻辑）
Heterogeneous:
复合封装元件（多个元件图组成时）中使用不一样的元件图（较适用于大元件）
一个封装下多个元件图，以Viewextpart（previouspart）切换视图
PartNumbering:
Alphabetic/numeric
Place（PIN...Rectangle）
建立项目FileNewProject
Schematicewpage（可以多张图：
单层次电路图间，以相同名称的“电路端口连接器”off-pageconnector连接
层次式电路图：
以方块图（层次块HierarchicalBlock...）来代替实际电路的电路图，以相同名称Port的配对内层电路，内层电路之间可以多张，同单层连接
绘制原理图
放置元器件：
Place
元件：
Part（来自Libraries,先要添加库）
电源和地（powergnd）
连接线路
wire
bus：
与wire之间必须以支线连接，并以网标（netalias）对应（wire:
D0，D1....D7;
bus:
D[0..7]）
数据总线和数据总线的引出线必须定义netalias
修改元件序号和元件值
创建分级模块（多张电路图）
平坦式（单层次）电路：
各电路之间信号连接，以相同名称的off-pageconnector连接
标题栏处理：
一般已有标题栏，添加：
PlaceTitleBlock（）
PCB层预处理
元件的属性
编辑元件属性
在导入PCB之前，必须正确填写元件的封装（PCBFootprint）
参数整体赋值（框住多个元件，然后EditProperties）
分类属性编辑
EditPropertiesNewColumnClass:
IC（IC,IO,Discrete三类，在PCB中分类放置）
放置定义房间（Room）
EditPropertiesNewColumnRoom
添加文本和图像
添加文本、位图（Place...）
原理图绘制的后续处理（切换到项目管理器窗口，选中*.DSN文件，然后进行后处理————DRC检查、生成网表及元器件清单）
设计规则检查（ToolsDesignRulesCheck...）
DesignRulesCheck
scope（范围）:
entire（全部）/selection（所选）
Mode（模式）：
occurences（事件：
在同一绘图页内同一实体出现多次的实体电路）
instance（实体：
绘图页内的元件符号）
如一复杂层次电路，某子方块电路重复使用3次，就形成3次事件；
子方块电路内本身的元件则是实体。
Action（动作）：
checkdesignrules/deleteDRC
Report（报告）：
CreateDRCmarkersforwarn（在错误之处放置警告标记）
Checkhierarchicalportconnection（层次式端口连接）
Checkoff-pageconnectorconnection（平坦式端口连接）
Reportidenticalpartreferenves（检查重复的元件序号）
Reportinvalidpackage（检查无效的封装）
Reporthierarchicalportsandoff-pageconnector（列出port和off-page连接）
Checkunconnectednet
CheckSDTcompatible
Reportallnetnames
Viewoutput
ERCMatrix
元件自动编号（ToolsAnnotate）
scope：
Updateentiredesign/selection
Action；
Incremental/unconfitionalreferenceupdate
resetpartreferenceto"
?
"
Add/deleteIntersheetReference（在分页图纸的端口的序号加上/删除图纸的编号）
Combined
升级会员 