数字钟课程设计报告汇总Word文件下载.docx

数字钟课程设计报告汇总Word文件下载.docx

《数字钟课程设计报告汇总Word文件下载.docx》由会员分享，可在线阅读，更多相关《数字钟课程设计报告汇总Word文件下载.docx（10页珍藏版）》请在冰豆网上搜索。

4为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。

2.设计要求

本次设计的具体要求如下：

1画出电路原理图（或仿真电路图）；

2元器件及参数选择；

3电路仿真与调试；

3、方案选择

数字电子钟作为实际生活中运用广泛的一个物品。

在电路实现方面，完全可以用单片机实现功能。

这也是我们小组一开始的思路。

但是，由于我们小组的这道题本身就比较简单，如果还从用单片机来做，基本上就只是编个程序的事情了。

如此，这个学期在数电课上学到的一些东西并不能得到很好的运用，老师也是基于此考虑，建议我们还是不要使用单片机。

因此，我们采用了老师提供的思路和方案，具体的阐述请见以下几个部分。

四、大体设计思路

1.总体概要设计

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

晶体振荡器电路给数字电子钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。

然后分频器将32768Hz的高频方波信号经32768次分频后得到1Hz的方波信号供秒计数器进行计数。

分频器实际上也就是计数器。

通常使用石英晶体振荡器电路构成数字钟。

图1所示为数字钟的一般构成框图。

2.晶体振荡器电路　　

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的脉冲，可保证数字钟的走时准确及稳定。

不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

3.分频器电路　　

分频器电路将32768Ｈz的高频方波信号经74HC4060和T’触发器（将D端接至输出的非端，使其变成一个T’触发器实现二分频）的分频后得到1Hz的方波信号，可以供秒计数器进行计数。

4.时间计数器电路　　

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器设计为24进制计数器。

5.译码驱动电路　　

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

6.示数电路　　

用译码驱动电路提供的电流带动数码管实现数字电子钟最后的示数部分。

数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计采用的为LED数码管。

五、元件清单

30pF电容2个

32768Hz晶振1个

15k欧姆电阻4个

74HC4060一片

74LS74双D触发器一个

单刀双掷开关2个

1M电阻1个

74Ls00四二输入7个

74Ls192六片

74Ls48六片

共阴数码管6个

蜂鸣器一个

六、仿真电路图

根据上述思路，我们小组的各个成员分别负责了部分电路，在确认部分功能可以实现的前提下，将它们有机地组合起来得到了总电路。

并在proteus软件中进行了仿真，确定可以实现功能后，再申请了实做。

仿真电路总图见下：

七、各单元模块的具体设计和分析

1.晶体振荡器电路

晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。

图2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路，这个电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。

输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。

电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。

由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

晶体XTAL的频率选为32768HZ。

该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。

从有关手册中，可查得C1、C2为30pF时，频率准确度和稳定度较高。

由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为20MΩ或10MΩ。

较高的反馈电阻有利于提高振荡频率的稳定性。

但是，由于实验室只提供了1MΩ的电阻，所以在实际制作的过程中，我们采用的是实验室提供的电阻，最终造成了脉冲输出端的频率并不是严格符合1Hz。

图2晶体振荡器电路图

2.分频器电路

通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。

通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。

例如，将32767Hz的振荡信号分频为1Hz的分频倍数为32767（

），即实现该分频功能的计数器相当于15级2进制计数器。

本实验中采用HC4060来构成分频电路。

HC4060在数字集成电路中可实现的分频次数最高，而且HC4060还包含振荡电路所需的非门，使用更为方便。

HC4060计数为最高为14级2进制计数器，可以将32767Hz的信号分频为2Hz，而经过转换为T’的D触发器则可以通过翻转功能将它分为1HZ的信号。

如图3所示，可以直接实现振荡和分频的功能。

图3分频电路图

3.时间计数单元

时间计数单元有时计数、分计数和秒计数等几个部分。

时计数单元一般为24进制计数器计数器，其输出为两位8421BCD码形式；

分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。

针对每个计数单元，本实验分别采取了用两块74LS192芯片进行级联来产生相应的进制。

74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：

（a）引脚排列（b）逻辑符号

其中：

为置数端，

为加计数端，

为减计数端，

为非同步进位输出端，

为非同步借位输出端，P0、P1、P2、P3为计数器输入端，

为清除端，Q0、Q1、Q2、Q3为数据输出端。

其功能表如下：

表174LS192的功能表

对于秒计数单元，由于192内部本身就是10进制，所以只需要将作为十位输出的那一片192的输出端中的Q2和Q1（相与代表作为得到数字6）作为反馈端，相与再连接到两片192的清零端上即可。

如此就可以实现60进制的计数。

满足秒计数的要求。

实现此功能的部分电路如图四所示：

图460进制计数器电路

对于分计数单元，与秒计数单元完全一致，在此不再累述。

对于时计数单元，同理，将作为十位输出的那一片的192的输出端中的Q1（代表数字2）和作为个位输出的那一片192的输出端中的Q2（代表数字4）作为反馈端，相与再连接到两片192的清零端上即可。

如此就可以实现24进制的计数。

满足时计数的要求。

实现此功能的部分电路如图五所示：

图524进制计数器电路

4.译码驱动及显示单元

计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用74LS48作为显示译码电路，选用共阴LED数码管作为显示单元电路，实现此部分的功能的电路如图6所示。

图6译码驱动和显示电路

5.校时电路

当重新接通电源或走时出现误差时都需要对时间进行校正。

通常，校正时间的方法是：

首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。

根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

图7校正电路

6.整点报时电路

一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。

其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。

本次采用的是用蜂鸣器实现简单的鸣响。

根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分51秒到59分59秒期间时，报时电路报时控制信号。

故将秒计数电路部分的作为十位的那一片的192的输出端中的Q2、Q0相与（即表示数字5），作为蜂鸣器的控制端1。

再将分计数电路部分的作为十位的那一片192的输出端中的Q2、Q0相与（即表示数字5），再和作为个位的那一片192的输出端中的Q3、Q0相与（即表示数字9）相与，如此作为蜂鸣器的控制端2。

最后，再将两个控制端相与，连接至蜂鸣器的一端，再将另一段接地即可。

八、心得体会