半导体生产流程文档格式.docx

上传人:b****5 文档编号:17754841 上传时间:2022-12-09 格式:DOCX 页数:35 大小:42.63KB
下载 相关 举报
半导体生产流程文档格式.docx_第1页
第1页 / 共35页
半导体生产流程文档格式.docx_第2页
第2页 / 共35页
半导体生产流程文档格式.docx_第3页
第3页 / 共35页
半导体生产流程文档格式.docx_第4页
第4页 / 共35页
半导体生产流程文档格式.docx_第5页
第5页 / 共35页
点击查看更多>>
下载资源
资源描述

半导体生产流程文档格式.docx

《半导体生产流程文档格式.docx》由会员分享,可在线阅读,更多相关《半导体生产流程文档格式.docx(35页珍藏版)》请在冰豆网上搜索。

半导体生产流程文档格式.docx

顾名思义,内存IC是用来储存资料的组件,通常用在计算机、电视游乐器、电子词典上。

依照其资料的持久性(电源关闭后资料是否消失)可再分为挥发性、非挥发性内存;

挥发性内存包括DRAM、SRAM,非挥发性内存则大致分为MaskROM、EPROM、EEPROM、FlashMemory四种。

微组件IC:

指有特殊的资料运算处理功能的组件;

有三种主要产品:

微处理器指微电子计算器中的操作数件,如计算机的CPU;

微控制器是计算机中主机与接口中的控制系统,如声卡、影视卡...等的控制组件;

数字讯号处理IC可将模拟讯号转为数字讯号,通常用于语音及通讯系统。

模拟IC:

低复杂性、应用面积大、整合性低、流通性高是此类产品的特色,通常用来作为语言及音乐IC、电源管理与处理的组件。

逻辑IC:

为了特殊信息处理功能(不同于其它IC用在某些固定的范畴)而设计的IC,目前较常用在电子相机、3DGame、

IC产业

  IC的制造可由上游至下游分为三种工业,一是与IC的制造有直接关系的工业、包括晶圆制造业、IC制造业、IC封装业;

二是辅助IC制造的工业,包括IC设计、光罩制造、IC测试、化学品、导线架工业;

三是提供IC制造支持的产业,如设备、仪器、计算机辅助设计工具工业...等。

IC(集成电路)制作过程简介

集成电路的生产过程极其复杂,习惯上将其分为前置作业,电路的制作,晶圆及晶粒测试和后段的封装测试等。

因为IC是由很多的电路集合而成的,而这些电路组件和线路是以晶圆为基础并以层状分布的,制造过程也是一层层的建造出来的,类似于建楼房的过程。

其中前置作业类似于楼房的设计和建造地基,包括电路的设计、光罩设计和晶圆的制作,电路设计即是根据使用的要求设计出各层的线路和架够,光罩设计则类似于照像底片,依靠其将设计好的电路印到芯片上,而制作硅晶圆就是将硅晶体通过加热熔化,再用一定的方法拉成晶棒,并切片、研磨成符合要求的芯片的过程。

电路制作是在硅片的基础上制成一层层的电路的过程,因为线路极其细微,其制造过程也就有很高的难度,生产上是使用类似照相技术的报光,显影,蚀刻,冲洗的方法来实现的(下面将做详细的介绍)。

晶圆及晶粒测试是对各制造流程的结果的测试,目的是对各流程有很好的控制,并能及时的发现生产中的不良产品,尽早进行修部或剔除,以减少不良成本,经过各道测试并最终生产出来的芯片才能进入到下一道封装测试的过程。

封装和测试是将功能测试良好的晶粒切割开,并封装,拉出联线再进行全面测试的过程,要经过芯片切割,粘晶,焊线,封料,切割/成形,印字,电镀,及检验等过程。

直到这里,一个合格的集成电路才算制造完成。

IC制造业特性

IC制造业中,有几个不同于其它制造业的特性,分列如下:

机器的折旧占成本大部分:

制造IC所用的机器设备价格高,而且汰旧快,通常采二至四年加速折旧(此为实际作法;

大多数股市上市说明书则宣称四至八年平均折旧),因此机器折旧的费用很高;

一般说来,机器的折旧占制造成本的20%以上。

良率影响产品单位成本:

晶圆上可划分为许多方块,而一个IC的线路就都做在这个方块上,再送至封装厂中切割包装,就可将这些方块制成一片片的IC;

而包装好经测试可使用的IC占晶圆割下IC总数的比率称为良率。

IC的制造过程非常精密,只要在其中一步骤稍有不慎,就会使IC毁损,而成为不能使用的产品,不像其它制造业的产品,有制造过程的错误,大多只会成为品质不良的产品,非不能使用的产品;

因此IC制造业的良率要较传统的工业制造良率来的低,而且变异大,不论是在品质管制及成本控制上都是一大问题;

通常IC的制造中,影响良率的原因有两种:

(a)晶圆的大小:

在晶圆上做IC,通常边缘的部分都因晶圆的圆弧而无法做出完整的方块;

晶圆的直径愈大,则其圆弧的曲度愈小,边缘要舍弃的面积占晶圆的比率也就愈小,良率就愈高;

因此IC厂都在努力提升自己的制程能在更大的晶圆上做出产品。

(b)线上的管制:

集成电路制造是极精密的工业,且制造环境特殊(无尘室);

在制造过程中所犯的一个小过失,影响良率的程度就很大,通常可达20%以上,因此线上的管制在集成电路制造中是很重要的。

 

制程复杂影响机器使用率:

IC制造厂中,由于制程重复且步骤多,若制造排程不良,容易造成某些工作站忙线、有些站闲置,而使得机器设备无法充分利用;

机器设备的折旧又是占了IC制造成本中的大部分,若机器使用率不高,那幺便会耗费大量的折旧成本;

充分的利用机器,是IC制造厂管理中重要的一环。

晶圆代工

因为IC的生产过程复杂,从设计到生产的生产线长,而且生产过程的主要成本是机台的成本,固定成本高,且产品多样化,批量小,更新速度快,因此很少有厂家能从前到后的整条线生产自己的产品,而很多厂商都只是加工整个制程中的一段,再形成供应链式的组合,联合制造产品,以实现规模效应。

晶圆代工就是基于此而产生的,这种企业只负责生产不进行设计,因此也可以说晶圆代工厂并没有自己的产品,传统上讲只是指wafer(晶圆)的制作过程,即是在wafer上做出一层层的电路而现在逐渐延伸出广义的晶圆代工,其除了原来晶圆制造的功能外,还包括了上游的光罩制作和下游的切割、封装、测试等过程,因此一个IC设计企业只要将自己的设计交给晶圆代工厂,便可以得到符合自己要求的IC成品,

模块制程

wafer生产的基本原理

集成电路尽管种类不同,其制程相似;

差别在不同的光罩会有不同的电路图样;

CVD、离子植入时投入的材料不同,会产生不同的组件,而使制造出来的IC有所差异。

IC制程中,制造作业种类通常只有十多种,但由于不断重复这些作业,使得一片IC从晶圆投入到可以切割包装,要经过百次以上的制造步骤。

一个IC产品制作电路后的结构,是以芯片为基础逐层的建造起来的,上面已经提到,每一层的生产都是使用类似照相技术的报光,显影,蚀刻,冲洗的方法来实现的,因此生产过程中,每一层的制造都是几个类似的过程,而整个晶圆的制造就是这几个过程的重复循环,每个过程的生产都在特定的区域来完成,这些区域有:

薄膜(thin-film),黄光(photo),蚀刻(etch),扩散(diffusion).

 

薄膜(thin-film)

薄膜区间是尘积介电质或金属层的地方,介电质是用于隔离开各层金属的多为玻璃层,而金属层是集成电路中的导线,多采用铝或铜或铝铜合金,因此介电质和金属沉积也是集成电路的制程中的重要制程。

薄膜技术有物理气象沉积(包括蒸镀既借着对被蒸镀物体加热,利用被蒸镀物在高温时所具备的饱和蒸气压,来进行薄膜的沉积.和溅镀既利用电浆所产生的离子,借着离子对被溅镀物体电极的轰击,使电浆的气相内具有被镀物的粒子,来产生沈积薄膜的.)和化学气象沈积既利用化学反应的方式,在反应器内将反应物(通常为气体)生成固态的生成物,并沉积在芯片表面的一种薄膜沉积技术。

黄光(Photo)

微影技术是制造集成电路的重要之一,通过暴光和显影的程序它可以将光罩上设计的图案转移到晶圆表面的光阻上,其主要过程包括光阻涂抹,烘拷,对准,暴光及显影等程序,由于光学上的需要,此段制程之照明采用偏黄的可见光,因此习惯上将此区称为黄光区。

在黄光区内,利用整合型的晶圆轨道机——步进机系统来完成这个过程,其利用紫外光线或深紫外光线来照射光阻,以引起化学反应,将设计的光罩上的图形印到晶圆或光阻上,这也是集成电路厂中最昂贵的工具,每台的价格都可达到数百万美元,因此也常成为生产中的瓶颈。

蚀刻(Etch)

Etch作为IC制程中的主要环节之一,其目的是化学物质的反应来去除wafer表面多余的物质,根据各stedp的目的不同有多种具体方式,但从其基本的原来可将其分为两种,既WetEtching(湿蚀刻)和DryEtching(干蚀刻),WetEtching是用将wafer放入化学溶液中,通过化学反应将要蚀刻掉的物质腐蚀掉,而干蚀刻是将化学气体吹到weafer表面上,与其发生反应,以实现蚀刻的目的。

两者相比,后者的过程中的关键参数容易控制,用物理或化学的方法均可实现,且对图形的控制能力较强,而前者只能通过化学的方法实现,且对关键参数的控制能力较差,尤其是当线宽越来越细时,湿蚀刻将无法使用,但对于不同的蚀刻对象和环境,两者各有各自适合的范围,两种方法要根据工艺的要求不同来选择。

在湿蚀刻的过程中还有一个重要的技术过程是waferdrying,因为湿的wafer是无法进入到下一道工序的,必须通过一些方法使其干燥,常用的方法有:

Down-FlowSpinDryer既是利用高速旋转的方法,靠离心力的作用干燥;

和IPAVaporDryer,MarangoniDryer等,其中Down-FlowSpinDryer因为力的作用,易形成watermark,且增加wafer的应力,转动过程中还会形成摩擦,而IPAVaporDryer和MarangoniDryer可防止watermark但时间较长,且化学用量多。

扩散(Diffusion)

扩散区间是进行加热制程的区域,这些制程可能是用来添加制程或者是用来加热制程,如在晶圆表面生成氧化层,扩散掺杂等是添加制程,而离子植入后用于恢复晶体结构的热处理是加热制程。

高温炉是这区域的批量制程工具,它能够同时处理150片的wafer,可以将这些预置在硅芯片表面上的掺质,藉高温扩散的原理,把他们趋进芯片表面的材质内。

Error!

Hyperlinkreferencenotvalid.半导体的生产工艺流程

一、洁净室

一般的机械加工是不需要洁净室(cleanroom)的,因为加工分辨率在数十微米以上,远比日常环境的微尘颗粒为大。

但进入半导体组件或微细加工的世界,空间单位都是以微米计算,因此微尘颗粒沾附在制作半导体组件的晶圆上,便有可能影响到其上精密导线布局的样式,造成电性短路或断路的严重后果。

为此,所有半导体制程设备,都必须安置在隔绝粉尘进入的密闭空间中,这就是洁净室的来由。

洁净室的洁净等级,有一公认的标准,以class10为例,意谓在单位立方英呎的洁净室空间内,平均只有粒径0.5微米以上的粉尘10粒。

所以class后头数字越小,洁净度越佳,当然其造价也越昂贵

作者:

222.240.165.*

2008-3-2019:

09 回复此发言

Hyperlinkreferencenotvalid.

2

Hyperlinkreferencenotvalid.回复:

半导体的生产工艺流程

为营造洁净室的环境,有专业的建造厂家,及其相关的技术与使用管理办法如下:

1、内部要保持大于一大气压的环境,以确保粉尘只出不进。

所以需要大型鼓风机,将经滤网的空气源源不绝地打入洁净室中。

2、为保持温度与湿度的恒定,大型空调设备须搭配于前述之鼓风加压系统中。

换言之,鼓风机加压多久,冷气空调也开多久。

3、所有气流方向均由上往下为主,尽量减少突兀之室内空间设计或机台摆放调配,使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。

4、所有建材均以不易产生静电吸附的材质为主。

5、所有人事物进出,都必须经过空气吹浴(airshower)的程序,将表面粉尘先行去除。

6、人体及衣物的毛屑是一项主要粉尘来源,为此务必严格要求进出使用人员穿戴无尘衣,除了眼睛部位外,均需与外界隔绝接触(在次微米制程技术的工厂内,工作人员几乎穿戴得像航天员一样。

)当然,化妆是在禁绝之内,铅笔等也禁止使用。

7、除了空气外,水的使用也只能限用去离子水(DIwater,de-ionizedwater)。

一则防止水中粉粒污染晶圆,二则防止水中重金属离子,如钾、钠离子污染金氧半(MOS)晶体管结构之带电载子信道(carrierchannel),影响半导体组件的工作特性。

去离子水以电阻率(resistivity)来定义好坏,一般要求至17.5MΩ-cm以上才算合格;

为此需动用多重离子交换树脂、RO逆渗透、与UV紫外线杀菌等重重关卡,才能放行使用。

由于去离子水是最佳的溶剂与清洁剂,其在半导体工业之使用量极为惊人!

8、洁净室所有用得到的气源,包括吹干晶圆及机台空压所需要的,都得使用氮气(98%),吹干晶圆的氮气甚至要求99.8%以上的高纯氮!

以上八点说明是最基本的要求,另还有污水处理、废气排放的环保问题,再再需要大笔大笔的建造与维护费用!

10 回复此发言

3

晶圆制作

硅晶圆(siliconwafer)是一切集成电路芯片的制作母材。

既然说到晶体,显然是经过纯炼与结晶的程序。

目前晶体化的制程,大多是采「柴可拉斯基」(Czycrasky)拉晶法(CZ法)。

拉晶时,将特定晶向(orientation)的晶种(seed),浸入过饱和的纯硅熔汤(Melt)中,并同时旋转拉出,硅原子便依照晶种晶向,乖乖地一层层成长上去,而得出所谓的晶棒(ingot)。

晶棒的阻值如果太低,代表其中导电杂质(impuritydopant)太多,还需经过FZ法(floating-zone)的再结晶(re-crystallization),将杂质逐出,提高纯度与阻值。

辅拉出的晶棒,外缘像椰子树干般,外径不甚一致,需予以机械加工修边,然后以X光绕射法,定出主切面(primaryflat)的所在,磨出该平面;

再以内刃环锯,削下一片片的硅晶圆。

最后经过粗磨(lapping)、化学蚀平(chemicaletching)与抛光(polishing)等程序,得出具表面粗糙度在0.3微米以下抛光面之晶圆。

(至于晶圆厚度,与其外径有关。

刚才题及的晶向,与硅晶体的原子结构有关。

硅晶体结构是所谓「钻石结构」(diamond-structure),系由两组面心结构(FCC),相距(1/4,1/4,1/4)晶格常数(latticeconstant;

即立方晶格边长)叠合而成。

我们依米勒指针法(Millerindex),可定义出诸如:

{100}、{111}、{110}等晶面。

所以晶圆也因之有{100}、{111}、{110}等之分野。

有关常用硅晶圆之切边方向等信息,请参考图2-2。

现今半导体业所使用之硅晶圆,大多以{100}硅晶圆为主。

其可依导电杂质之种类,再分为p型(周期表III族)与n型(周期表V族)。

由于硅晶外貌完全相同,晶圆制造厂因此在制作过程中,加工了供辨识的记号:

亦即以是否有次要切面(secondaryflat)来分辨。

该次切面与主切面垂直,p型晶圆有之,而n型则阙如。

{100}硅晶圆循平行或垂直主切面方向而断裂整齐的特性,所以很容易切成矩形碎块,这是早期晶圆切割时,可用刮晶机(scriber)的原因(它并无真正切断芯片,而只在表面刮出裂痕,再加以外力而整齐断开之。

)事实上,硅晶的自然断裂面是{111},所以虽然得到矩形的碎芯片,但断裂面却不与{100}晶面垂直!

以下是订购硅晶圆时,所需说明的规格:

项目说明

晶面{100}、{111}、{110}±

1o

外径(吋)3456

厚度(微米)300~450450~600550~650600~750(±

25)

杂质p型、n型

阻值(Ω-cm)0.01(低阻值)~100(高阻值)

制作方式CZ、FZ(高阻值)

抛光面单面、双面

平坦度(埃)300~3,000

12 回复此发言

4

半导体制程概分为三类:

(1)薄膜成长,

(2)微影罩幕,(3)蚀刻成型。

设备也跟着分为四类:

(a)高温炉管,(b)微影机台,©

化学清洗蚀刻台,(d)电浆真空腔室。

其中(a)~©

机台依序对应

(1)~(3)制程,而新近发展的第(d)项机台,则分别应用于制程

(1)与(3)。

14 回复此发言

5

(一)氧化(炉)(Oxidation)

对硅半导体而言,只要在高于或等于1050℃的炉管中,如图2-3所示,通入氧气或水汽,自然可以将硅晶的表面予以氧化,生长所谓干氧层(dryz/gateoxide)或湿氧层(wet/fieldoxide),当作电子组件电性绝缘或制程掩膜之用。

氧化是半导体制程中,最干净、单纯的一种;

这也是硅晶材料能够取得优势的特性之一(他种半导体,如砷化镓GaAs,便无法用此法成长绝缘层,因为在550℃左右,砷化镓已解离释放出砷!

)硅氧化层耐得住850℃~1050℃的后续制程环境,系因为该氧化层是在前述更高的温度成长;

不过每生长出1微米厚的氧化层,硅晶表面也要消耗掉0.44微米的厚度。

以下是氧化制程的一些要点:

(1)氧化层的成长速率不是一直维持恒定的趋势,制程时间与成长厚度之重复性是较为重要之考量。

(2)后长的氧化层会穿透先前长的氧化层而堆积于上;

换言之,氧化所需之氧或水汽,势必也要穿透先前成长的氧化层到硅质层。

故要生长更厚的氧化层,遇到的阻碍也越大。

一般而言,很少成长2微米厚以上之氧化层。

(3)干氧层主要用于制作金氧半(MOS)晶体管的载子信道(channel);

而湿氧层则用于其它较不严格讲究的电性阻绝或制程罩幕(masking)。

前者厚度远小于后者,1000~1500埃已然足够。

(4)对不同晶面走向的晶圆而言,氧化速率有异:

通常在相同成长温度、条件、及时间下,{111}厚度≥{110}厚度>{100}厚度。

(5)导电性佳的硅晶氧化速率较快。

(6)适度加入氯化氢(HCl)氧化层质地较佳;

但因容易腐蚀管路,已渐少用。

(7)氧化层厚度的量测,可分破坏性与非破坏性两类。

前者是在光阻定义阻绝下,泡入缓冲过的氢氟酸(BOE,BufferedOxideEtch,系HF与NH4F以1:

6的比例混合而成的腐蚀剂)将显露出来的氧化层去除,露出不沾水的硅晶表面,然后去掉光阻,利用表面深浅量测仪(surfaceprofileroralphastep),得到有无氧化层之高度差,即其厚度。

(8)非破坏性的测厚法,以椭偏仪(ellipsometer)或是毫微仪(nano-spec)最为普遍及准确,前者能同时输出折射率(refractiveindex;

用以评估薄膜品质之好坏)及起始厚度b与跳阶厚度a(总厚度t=ma+b),实际厚度(需确定m之整数值),仍需与制程经验配合以判读之。

后者则还必须事先知道折射率来反推厚度值。

(9)不同厚度的氧化层会显现不同的颜色,且有2000埃左右厚度即循环一次的特性。

有经验者也可单凭颜色而判断出大约的氧化层厚度。

不过若超过1.5微米以上的厚度时,氧化层颜色便渐不明显。

(二)扩散(炉)(diffusion)

1、扩散搀杂

半导体材料可搀杂n型或p型导电杂质来调变阻值,却不影响其机械物理性质的特点,是进一步创造出p-n接合面(p-njunction)、二极管(diode)、晶体管(transistor)、以至于大千婆娑之集成电路(IC)世界之基础。

而扩散是达成导电杂质搀染的初期重要制程。

众所周知,扩散即大自然之输送现象(transportphenomena);

质量传输(masstransfer)、热传递(heattransfer)、与动量传输(momentumtransfer;

即摩擦拖曳)皆是其实然的三种已知现象。

本杂质扩散即属于质量传输之一种,唯需要在850oC以上的高温环境下,效应才够明显。

由于是扩散现象,杂质浓度C(concentration;

每单位体积具有多少数目的导电杂质或载子)服从扩散方程式如下:

这是一条抛物线型偏微分方程式,同时与扩散时间t及扩散深度x有关。

换言之,在某扩散瞬间(t固定),杂质浓度会由最高浓度的表面位置,往深度方向作递减变化,而形成一随深度x变化的浓度曲线;

另一方面,这条浓度曲线,却又随着扩散时间之增加而改变样式,往时间无穷大时,平坦一致的扩散浓度分布前进!

既然是扩散微分方程式,不同的边界条件(boundaryconditions)施予,会产生不同之浓度分布外形。

固定表面浓度(constantsurfaceconcentration)与固定表面搀杂量(constantsurfacedosage),是两种常被讨论的具有解析精确解的扩散边界条件(参见图2-4):

2、前扩散(pre-deposition)

22 回复此发言

6

第一种定

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 高中教育 > 其它课程

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1