现代交换技术课程设计概述Word文件下载.docx
《现代交换技术课程设计概述Word文件下载.docx》由会员分享,可在线阅读,更多相关《现代交换技术课程设计概述Word文件下载.docx(26页珍藏版)》请在冰豆网上搜索。
\h\z\u
1、设计的作用、目的
T-S-T交换网络是在电路交换系统中经常使用的一种交换网络,它是三级交换网络,两侧为T接线器,中间一级为S接线器,S级的出入线数决定于两侧T接线器的数量。
第1级T接线器负责输入母线的时隙交换。
S接线器负责母线之间的空间交换。
第2级T接线器负责输出母线的时隙交换。
本次课程设计利用时分交换芯片MT8980及空分交换芯片MT8816来完成T-S-T交换网络的设计。
2、设计的任务及要求
单片机的IO口通过双向扩展芯片8255与用户电路相连,通过扫描的方式来判断用户呼叫信号。
分析了国内知名的厂家的程控实验箱的产品,基本上都没有搭建TST三级网络,而在实际商用交换机均采用TST网络,在国外也是以TST网络居多。
分析核心控制电路,主要还是由DSP来进行7号信令的分析,MCU来进行整个交换网络的控制,FPGA来实现所有的电路接口和时序网络。
3、设计内容
介于TST网络的三级结构,整个系统的电路中必须包含三级交换电路,T级采用时分交换芯片MT8980来实现,S级采用空分交换芯片MT8816来实现
由单片机控制产生的时序信号以及8位数据总线接到FPGA模块,FPGA根据接收到的数据信号产生整个TST网络的时序控制信号,同时产生8816芯片空间电气接触的地址信号。
这样同一时隙下就实现了一条话路的导通,当有多个用户同时呼叫时,则在整个原理上可以得到简化,因为在这里可以由软件的方式选择将四路用户分两组接在前T级的8980芯片的;
两组母线上,而实际上前T级跟后T级进行通话时必须建立两条通路,在实际中,将所有的时隙划分成两部分,一旦一路接口的发送占用了第i个内时隙时,它的接收将占用第j=i+ni/2时隙。
其中ni为内时隙个数;
这种方法称为反相内时隙法。
也就是说前T级和后T级可由同一个MCU来进行控制,考虑到IO口的限制,这样经过FPGA进行内部转换,所有的TST网络的控制端口可全部接在FPGA上。
4、设计原理
1、TST数字交换网络
程控数字交换机,可采用小容量的程控数字用户交换机的交换网络采用单级T或多级T接线器组成。
大容量的TST、TSST、甚至级数更多的数字交换网络。
以T型或S型时分接线器为基础,组成两级或两级以上的交换网称作数字交换网络。
由于T型接线器可进行时隙交换,所以它可以独立工作。
而S型接线器不能进行时隙交换,所以不能独立工作。
TST交换网络原理图如下所示
图4-1-1交换网络原理图
假定PCM0上的TS16与PCM15上的TS40进行交换,即两个时隙代表A、B两个用户通过TST交换网络建立连接,构成双方通话。
由于数字交换采用四线制交换,因此建立去(A→B)和来话(B→A)两个方向的通话路由。
交换过程如下:
(1)A→B方向,即发话是PCM0上的TS16,受话是PCM15上的TS40。
PCM0上的TS16把用户A的话音信息顺序写入输入T接线器的话音存储器的16单元,交换机控制设备为此次接续寻找—空闲内部时隙,现假设找到的空闲内部时隙为TS8,处理机控制话音存储器16单元的话音信息在TS8读出,则TS16的话音信息交换到了TS8,这样输入T接线器就完成了TS16→TS8的时隙交换。
S接线器在TS8将入线PCM1和出线PCM15接通,使入线PCM1上的TS8交换到出线PCM15上。
输出T接线器在控制存储器的控制下,将内部时隙TS8中话音信息写入其话音存储器的40单元,输出时在TS40时刻顺序读出,这样输出T接线器就完成了TS8→TS40的时隙交换。
(2)B→A方向,即发话是PCM15上的TS40,受话是PCM0上的TS16。
PCM15上的TS40把用户B的话音信息顺序写入输入T接线器的话音存储器的40单元,交换机控制设备为此次接续寻找一空闲内部时隙,现假设找到的空闲内部时隙为TS136处理机控制话音存储器40单元的话音信息在TS136读出,则TS40的话音信息交换到了TS136,这样输入T接线器就完成了TS40→TS136的时隙交换。
S接线器在TS136将入线PCM7和出线PCM0接通,使入线PCM8上的TS136交换到出线PCM1上。
输出T接线器在控制存储器的控制下,将内部时隙TS136中话音信息写入其话音存储器的16单元,输出时在TS16时刻顺序读出,这样输出T接线器就完成了TS136→TS16的时隙交换。
为了减少链路选择的复杂性,双方通话的内部时隙选择通常采用反相法。
所谓反相法就是如果A→B方向选用了内部时隙x,则B→A方向选用的内部时隙号由下式决定:
x+n/2式中n为PCM复用线上一帧的时隙数,也就是说将一条时分复用线的上半帧作为去话时隙,下半帧作为来话时隙,使来去话两个信道的内部时隙数相差半帧。
例如在图1-3中,A→B方向选用内部时隙TS8,x=8,则B→A方向选用的内部时隙为8+256/2=136,即TS136。
此外,个别程控数字交换机采用奇、偶时隙法安排双向信道。
2、时间接线器及其原理
时间接线器简称T接线器,其作用是完成一条时分复用线上的时隙交换功能。
T接线器主要由话音存储器(SM)和控制存储器(CM)组成如图所示,话音存储器用来暂存话音数字编码信息,每个话路为8bit。
SM的容量即SM的存储单元数等于时分复用线上的时隙数。
控制存储器用来存放SM的地址码(单元号码),CM的容量通常等于SM的容量,每个单元所存储SM的地址码是由处理机控写入。
图4-2-1T接线器
(1).工作方式是针对SM而言(CM总是输出控制)
(2).话音存储器的位数总按8bit计算。
(3).话音存储器的容量等于输入母线上每帧的时隙数。
(4).控制存储器的容量等于话音存储器的容量,控制存储器每个单元的比特数决定于话音存储器的容量。
3、空间接线器及其原理
空间接线器简称S接线器,其作用是完成不同时分复用线之间在同一时隙的交换功能,即完成各复用线之间空间交换功能。
在S接线器中,CM对电子交叉点的控制方式有两种:
输入控制和输出控制。
图1-2中S接线器采用输入控制方式,S接线器完成了把话音信息b从入线PCM1上的TS1交换到出线PCM2上;
同时完成了把话音信息a从入线PCM2上的TS3交换到出线PCM1上。
图4-3-1S接线器
4、总体分析
通过对时分和空分电路分析,得出在时分电路中采用单片机进行控制,在独T级电路中,采用一片单片机来控制,对输入的用户的摘机信号和DTMF信进行分析,选择哪一路用户被呼叫,同时通过8位数据总线对数据存储器进行控制,选择该路用户,将数据存储起来并通过6位地址线进行寻址,对控制存储器进行控制。
选择对应的时隙进行数据的交换。
时分电路的数据为2MHZ,在内部的32个时隙中,可用的时隙为30,在对我司的程控实验箱的原理图进行分析发现电路中4路用户接口电路经过PCM编码芯片3067后的语音信号接在了同一个端口,即分析可知在该系统采用了时分复用的交换技术,对每一路用户默认规定了一个时隙,同时加入了信号音等时隙。
对空分电路分析可知,在实际应用中,芯片由输入的行地址和列地址来选择电导通的点,从而实现空间上的电路交换。
芯片的控制可以由单片实现,分析发现在这里若改为FPGA实现,在电路上可以得到简化,同时外围的一些时序电路均可以由FPGA来实现。
这样整个交换网络的核心交换部分改为FPGA来实现,但是处理器还是由单片机控制。
这样采用的空分交换芯片为MT8816,该芯片交换矩阵为8X16,可实现24路用户的空间交换。
5、硬件系统框图
1、硬件原理框图
具体原理框图如下所示:
v
P25P24P23
图5-1-1T-S-T交换网络原理框图
本次设计利用时分交换芯片MT8980和空分交换芯片MT8816构成T-S-T交换网络,其中,输入级T型接线器为顺序写入、控制读出(输出控制),中间级S型接线器为输入控制方式,输出级T型接线器工作方式为顺序写入、控制读出(输出控制),完成多语音用户间的交换
2、具体设计思路
这次设计我利用时分交换芯片MT8980和空分交换芯片MT8816构成T-S-T交换网络,用单片机AT89C51来控制完成多语音用户间的交换。
TST数字交换网络的控制系统主要由处理机和存储器组成,处理机通过软件程序来指令硬件、软件协调动作;
存储器用来存放软件程序及有关数据。
控制系统是程控交换机的核心,其主要任务是执行存储程序和各种命令,以控制相应的硬件,实现信息的交换和系统地维护和管理功能。
控制系统的主体是微处理机,包括CPU、存储器、I/O设备及相应软件。
本此设计采用AT89C51作为微处理机,AT89C51与MT8980之间的接口信号主要有地址线A0~A5、数据线D0~D7、片选信号/CS、读写信号R/W、数据输入选通信号DS、数据应答信号/DTA。
连接方式及功能如表5.1所示。
表5.2.1硬件设计连接方式及功能
芯片
连接方式
实现功能
AT89C51
P15和P14分别连接MT8980的DTA和DS
实现数据交换的同步,在DS信号的上升沿时刻,如果MT8980的片选信号/CS、数据线、地址线以及读写信号R/W有效,则CPU开始对MT8980进行读或写操作。
当MT8980与89C51之间完成相应的数据发送或者接收之后,DTA送出一个下降沿,表示这次数据交换完成,然后通过软件来控制具体的时隙交换。
P26连接MT8980的R/W
通过置位和复位实现对MT8980的读写控制P26=0W,P26=1R
P2口连接MT8980的A0~A4,P27连接MT8980的A5
A5=0控制A5=1时隙选择中间时隙,中间时隙通过A0~A4的寻址来决定。
P25﹑P24﹑P23分别连接前一片MT8980﹑MT8816后一片MT8980的CS
对MT8980和MT8816进行片选
P0口连接MT8980D的D0~D7和72HC573的D0~D7
完成数据的传输和进行锁存,从74HC573出来的数据进入空分芯片MT8816进行空间交换,与后T级连接为了进一步实现时隙交换。
XTAL1,XTLA2接入片外时钟发生器
XTAL1为振荡器反相放大器和时钟发生电路的输入,XTLA2为反相放大器的输出。
使用晶振C1,C2=(30~40)pF使用陶瓷谐振时C1,C2=(40~50)pF,本次设计选30pF。
MT8816
ACOL0~ACOL2﹑AROW0~AROW3连接72HC573的Q1~Q7
通过AT89C51控制具体的信道交换,芯片由输入的行地址和列地址来选择电导通的点,从而实现空间上的电路交换
MT8816的COL0~COL3与前T级8980的STO0~STO7,MT8816的ROW0~ROW3连接后T级STI0~STI7
实现输入母线和输出母线的连接
假设ACOL0~COL2送000,AROW0~AROW2送0011,实现L0与J3接通。
由于交换是双方的,所以是双向的,原理和上面所示的相同,如硬件图所示,锁存器74HC573的D0~D7与8980的D0~D7相连,Q0~Q7与8816的地址线相连,通过单片机AC89C51控制实现反向的交换
3、容量分析
大型的数字交换网络普遍采用TST(时分-空分-时分)三级结构,它由两个T级和一个S级组成,因为采用两个T级,可充分利用时分接线器成本低和无阻塞的特点,并利用S级扩大容量,使他具有成本低,阻塞率小和路由寻找简单等特点。
这种数字交换网引入了空分级S,改善了话务的疏散功能,并通过扩大S级的输入母线和输出母线,将多个时分接线器连接起来,大幅度提高了交换网的容量。
图中S级之前的称为前T级,S级之后的称为后T级。
这里S级的容量为8×
8=64,即有8组输入母线和8组输出母线,分别可接8个前T级和8个后T级。
这个TST网络的容量为:
时分交换器芯片MT8980的容量为8×
32=256个时隙。
可接入8端PCM一次群,由于8个前T和8个后T,因而总交换的容量为8×
256=2048时隙(话路),可接入8×
8=64端PCM一次群,又因为每端PCM可占用的时隙数为30,且数字交换网为单向传输,每一对通话占用两个时隙,故可同时接通的通话数为:
64×
30/2=960路,即最多可接通960×
2=1920路用户通话。
本次课程设计可选用的芯片有时分交换芯片MT8980及空分交换芯片MT8816。
其中,时分交换芯片MT8980是8线×
32信道数字交换电路,输入和输出均链接8条PCM集群(30/32路)数据线,在控制信号作用下,可实现240/256路数字语音或数据的无阻塞数字交换。
空分交换MT8816芯片为CMOS大规模集成电路芯片,是一片8×
16模拟交换矩阵,有8条COL线(L0—L7)和16条ROW线(ROW0~ROW15),形成一个模拟交换矩阵,它们可以通过任意一个交叉点接通。
本次课程设计我只选用MT8816中的4路输入母线和输出母线,其S级的容量为4×
4=16,可接4个前T级和4个后T级,所以实现的是4×
32=128路的交换网络,仅仅使用了MT8980一半的容量。
6、硬件系统设计
1、芯片介绍
时分交换芯片MT8980
MT8980的基本特性
该器件是8线×
32信道数字交换电路。
它内部包含串-并变换器,数据存储器、帧计数器、控制接口电路、接续存储器、控制寄存器、输出复用电路及并-串变换器等功能单元。
输入和输出均连接8条PCM基群(30/32路)数据线,在控制信号作用下,可实现240/256路数字话音或数据的无阻塞数字交换。
电路的基本特性为:
(1)输入信通容量为8线×
32路。
输出信道容量为8线×
(2)信道数据率64kb/s。
提供256路无阻塞数字交换。
具有微处理器控制接口。
(3)电源+5V
图6-1-1MT8980引脚图
:
时钟输入,频率为4.096MHz,串行码流由此时钟的下降沿定位。
帧同步脉冲输入,它作为2.048Mb/s码流的同步信号,低电平使内部计数器在
下次负跳变时复位。
:
片选信号输入,低电平有效。
DS:
微处理器接口时数据输入选通信号,高电平有效。
VDD:
正电源。
VSS:
负电源,通常为地。
R/
:
微处理器接口时读、写控制信号,若输入高电平,为读出;
若输入低电平,则为写入。
数据应答信号输出(开漏输出),它为微处理器接口时数据证实信号,若此端下拉至低电平,电路处理完数据,通常
经909Ω(W/4)接+5V。
ODE:
输出驱动允许。
若该输入保持高电平,则STO0~STO7输出驱动器正常工作;
若为低电平,则STO0~STO7呈高阻。
但是如果利用软件控制方式,即使ODE为高电平,也可以置STO0~STO7进入高阻态。
CBO:
控制总线输出。
每帧由256比特组成,每码元为接续存储器高位256个存储单元第1位的值。
第0码流相应的码元先输出。
A0~A5:
微处理器接口时地址信号输入。
D0~D7:
微处理器接口时双向数据输入/输出(三态)。
STI0~STI7:
8路串行输入的PCM基群(32信道)码流,速率为2.048Mb/s。
STO0~ST07:
8路三态串行输出的PCM基群码流,速率为2.048Mb/s。
MT8980工作原理
MT8980由串-并变换器、数据存储器、帧计数器、控制寄存器、控制接口单元、接续存储器、输出复用器与并-串变换器等部分构成,如图2.2所示。
图6-1-2MT8980的功能框图
串行PCM数据流以2.048Mb/s速率(共32个64kb/s,8比特数字时隙)分八路由STI0~STI7输入,经串-并变换,根据码流号和信道(时隙)号依次存入256×
8比特数据存储器的相应单元内。
控制寄存器通过控制接口,接受来自微处理器的指令,并将此指令写到接续存储器。
这样,数据存储器中各信道的数据按照接续存储器的内容(即接续命令),以某种顺序从中读出,再经复用、缓存、并-串变换,变为时隙交换后的八路2.048Mb/s串行码流,从而达到数字交换的目的。
接受存储器的容量为256×
11位,分为高3位和低8位两部分,前者决定本输出时隙的状态;
后者决定本输出时隙所对应的输入时隙。
另外,由于输出多路开关的作用,电路还可以工作于消息模式(messagemode),以使接续存储器低8位的内容作为数据直接输出到相应时隙中去。
接续存储器的容量为256×
11位,分为高3位和低8位两部分,前者决定本
输出时隙的状态;
微处理器对电路的控制主要体现在对内部存储器的读写操作,控制格式为:
(1).地址线(A5~A0):
若A5=0,选择控制寄存器,所有操作均针对控制寄存器。
若A5=1,则由A4~A0选择输出码流的信道号(时隙号),如下面寻址表所
表6-1-1.寻址表
A5
A4
A3
A2
A1
A0
地址
寻址位置
X
00-1F
控制寄存器
1
20
时隙0
21
时隙1
…
3F
时隙31
(2).控制寄存器格式:
图6-1-3控制寄存器格式
b7:
分离方式选择位。
当b7=1时,无论b3、b4是什么状态,所有读操作均读自数据存储器;
所有写操作均写至接续存储器低8位。
b6:
输出方式选择位。
当b6=1,ODE=1时为消息方式;
当b6=0为交换方式。
b5:
不用。
b4、b3:
存储器选择位:
00:
测试芯片时用,通常不能设成此状态。
01:
选择数据存储器。
10:
选择接续存储器低8位。
11:
选择接续存储器高8位。
b2~b0:
码流地址位,决定所选下一操作的输出码流号。
3.接续存储器高3位格式:
图6-1-4接续存储器高3位格式
b7~b3:
若读操作时,均置为0。
b2:
当b2=1时,工作于消息方式,接续存储器低8位内容被作为数据送至输出码流中;
当b2=0时,工作于交换方式,即接续存储器低8位的内容作为数据存储器的地址,将输入信道数据读到交换所要求的输出码流的相应时隙中。
b1:
外部控制位。
其内容将在下帧从CBO端输出。
b0:
输出允许位。
当ODE=1时,且控制寄存器b6=0,若此位为1,则数据输出到相应码流和时隙中;
若为0,则输出时隙呈高阻
(3).接续存储器高3位格式:
图6-1-5接续存储器低8位格式
其中:
b7~b5:
码流地址位。
这3位的二进制数确定输入码流号,如若b7b6b5=100,则接续存储器选中STI4存入的数据存储地址。
b4~b0:
信道地址位。
这5位确定b7~b5所选中码流的信道(时隙)号。
但接b2=1时,便转入消息方式,b7~b0的内容会被直接送至相应输出码流中。
MT8980共有8条2.048Mb/s速率的PCM串行输入码流,每个码流中共有32个8比特数字时隙(信道),输入的各信道数据经串并转换后存入该信道对应的数据存储器中(片内有256个8比特的数据存储器)。
MT8980共有8条2.048Mb/s速率的PCM串行输出码流,每个码流中共有32个8比特数字时隙(信道),每个输出信道(时隙)都有一个11位的接续存储器和它对应。
空分交换芯片MT8816
空分交换芯片MT8816基本特性
该芯片是8×
16模拟开关阵列,它内含7~128线地址译码器,控制锁存器和8×
16交叉点开关阵列,其电路的基本特性为:
1、8×
16模拟开关阵列功能
2、导通电阻(VDD=12V)45Ω
3、导通电阻偏差(VDD=12V)5Ω
4、模拟信号最大幅度12VPP
5、开关带宽45MHZ
6、非线性失真0.01%
7、电源4.5~13.2V
8、工艺CMOS
(1)MT8816功能图如图6-1-6所示
图6-1-6空分交换网络芯片MT8816功能图
(2)MT8816地址译码表如下所示:
表6.1.2MT8816地址译码真值表
(
(3)MT8816交换矩阵示意图如图6-1-7所示
图6-1-7MT8816交换矩阵示意图
引脚图及其管脚说明
图6-1-8空分芯片MT8816管脚图
COL0~COL7列输入\输出,开关阵列8路列输入或输出。
ROW0~ROW15行输入\输出,开关阵列16路列输入或输出
ACOL0~ACOL2列地址码输入,对开关阵列进行列寻址。
AROW0~AROW3行地址码输入,对开关阵列进行行寻址。
ST选通脉冲输入,高电平有效,使地址码与数据得以控制相开关
的通、断。
在ST上升沿前,地址必须进入稳定态,在ST下降
沿处,数据也应该是稳定的。
DI数据输入,若DI为高电平,不管CS处于什么电平,均将
全部开关置于截止状态。
RESET复