南京理工大学EDA2数字钟实验报告文档格式.docx

南京理工大学EDA2数字钟实验报告文档格式.docx

《南京理工大学EDA2数字钟实验报告文档格式.docx》由会员分享，可在线阅读，更多相关《南京理工大学EDA2数字钟实验报告文档格式.docx（10页珍藏版）》请在冰豆网上搜索。

花汉兵

时间：

2015年3月8日

摘要

本次实验利用QuartusII7.0软件设计了一个具有24小时计时、保持、清零、快速校时校分、整点报时、动态显示等功能的的多功能数字钟。

并利用QuartusII7.0软件对电路进行了详细的仿真，同时通过SMARTSOPC实验箱对电路的实验结果进行验证。

Abstract

ThisexperimentusestheQuartusII7.0softwaretodesignonetohave24hourstime,themaintenance,thereset,thefasttimingschoolminute,theintegralpointreportstimeandsoondigitalclocks.AndusingtheQuartusIIsoftwarerealizesthemulti-purposedigitalclocksimulation.ThroughtheSmartSOPCexperimentbox,Iconfirmtheresultofthisexperiment.

1.设计要求

本次EDA设计利用QuartusII7.0软件设计一个多功能数字钟，并下载到SmartSOPC实验系统中进行验证。

该数字计时器可以完成从00:

00:

00到17:

59:

59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时以及众多附加功能。

1、能进行正常的时、分、秒计时功能；

2、分别由六个数码管显示时分秒的计时；

3、K1是系统的使能开关（K1=0正常工作，K1=1时钟保持不变）；

4、K2是系统的清零开关（K2=0正常工作，K2=1时钟的分、秒全清零）；

5、K3是系统的校分开关（K3=0正常工作，K3=1时可以快速校分）；

6、K4是系统的校时开关（K4=0正常工作，K4=1时可以快速校时）

2.设计方案原理

本实验要求的数字时钟是由脉冲发生电路，计时电路，校时校分保持电路，清零电路，报时电路以及译码显示电路组成。

实验为了设计时清晰明了，采取了分模块设计的方式，最后由各模块组装成总的电路。

其中脉冲发生电路是将实验室提供的48Mhz的频率进行分频得到设计要求的各频率脉冲，计时电路由模60和模17计时器构成，校时校分保持及清零电路分别由各自的开关K控制，报时电路是通过计时电路的时分秒的输出的反馈信号，连接到一个蜂鸣器上实现报时，译码显示电路时由24to4模块和一个译码器7447组成，连接六个数码管。

简易的总体原理图如下：

3.分模块设计与模块组装

模块一:

脉冲发生电路

本实验的实验箱提供频率为48Mhz的脉冲信号，而数字时钟需要1hz的计时脉冲，2hz的快速校时校分脉冲，500hz，1000hz的报时电路脉冲。

因此需要设计分频电路实现48Mhz信号的脉冲分频。

1.二分频电路：

2分频电路是将D触发器的输出端接非门与D端连接，从Q端得到2分频信号，模拟得到的波形如下：

2.三分频电路：

3分频电路采用74160的置数法实现。

按照0000到0001到0010的顺序循环，每次循环到0010时进行置数，即QB作为置数信号输入，其波形如下：

3.八分频电路：

8分频电路可以直接采用将3个2分频电路进行级联得到，其波形如下：

4．十分频与千分频电路：

10分频采用74163计数器设计模10计时器，从0000到1001计数，到1001时同步清零，其波形如下：

千分频采用直接将3个10分频电路级联得到，其原理图如下：

总脉冲分频电路的原理图：

由以上电路可以实现48Mhz信号的分频，得到实验需求的1Khz，500hz，2hz和1hz信号。

模块二：

计时电路（包含清零电路和校时电路）

计时电路分为秒计时电路，分计时电路和时计时电路。

其中秒计时电路和分计时电路均是从00计数到59，可以由模60计数器构成，而时计时电路则是从00到17，所以需要由模18计数器构成。

1.秒计时器

2.分计时器

3.时计时器

4.计时电路总图

模块三：

报时电路

报时电路的输入信号时连接在计时电路的输出上，通过计时电路的出入通过基本的与门和非门组合得到报时的反馈信号，再将此反馈信号接入到一个蜂鸣器上，实现报时功能。

本次实验设计的是在59分53秒，55分55秒，55分57秒和55分59秒的时刻进行报时，报时信号位500hz和1Khz的脉冲信号。

其电路原理图如下：

模块四：

译码显示电路

译码显示电路时由24to4模块和一个7447组成，连接到六个数码管。

其中24to4是由计数器74163，译码器74138组成。

实验共需显示时十位，时个位，分十位，分个位，秒十位，秒个位，共计6个数码管，所以需要将74163设计位模6计数器，即在0101时清零。

译码器74138输出到对应的6个数码管使能端。

74163需要工作在1Khz的高频率上，这样因为人眼的滞留效应可以保证看到的数码管是持续亮着的。

总模块组装电路：

将上面得到的所有模块的电路进行封装，然后将所有模块放在一张原理图中进行组合连接，可以得到如下的电路总图：

4.编译、下载、调试

1.编译：

对组装得到的电路总图进行置顶，然后编译。

对编译中的错误进行改正，调试，直到将总原理图编译成功。

2.下载：

将编译成功的原理图进行管脚分配，对照实验指导册上的管脚图逐个分配管脚。

完成管脚分配后就可以进行下载调试了。

3.调试：

当程序下载到Cyclone系列的EP1C12Q240C8芯片上后，通过控制清零开关，保持开关，校时开关，校分开关来实现电路各项功能的测试。

5.实验过程遇到问题及解决

此次实验完成的比较顺利，唯一的问题是当下载调试时发现计时器正常工作时秒位走的过快，通过对总的分频电路加以调节，最后成功解决了该问题。

6.实验总结

实验中所涉及的数电知识并不算太难，但因为数电课是在一年前上的，所以知识遗忘的很厉害，设计电路时不得不边翻书边复习边设计。

特别是在很多使能端和清零端的使用上以及确定是同步清零或异步置数等方面并不能得心应手，需要不断的翻阅课本查阅资料。

总的来说，这次实验给了我很多收获。

当初学数电觉得知识很空，设计什么的还离我们很远。

但这次自己一个人用自己所掌握的知识边学边做最后成功做出了一个数字钟让我觉得其实实践和理论的距离其实不远，理论确实是实践的基础，只有在充分掌握理论的基础上才能很好的完成实验。

7.参考资料

（1）数字逻辑电路与系统设计蒋立平，姜萍，谭雪琴，花汉兵编电子工业出版社