数字电子技术基础第五版期末考试题Word文档格式.docx
《数字电子技术基础第五版期末考试题Word文档格式.docx》由会员分享，可在线阅读，更多相关《数字电子技术基础第五版期末考试题Word文档格式.docx（49页珍藏版）》请在冰豆网上搜索。
20．随机存取存储器具有（）功能
a．读/写b．只读c．只写
二、填空题：
1．已知Y=A（B+C）+CD，则Y′=________。
2．完成数制间的转换：
（FA）16=（）2=（）8421BCD。
3．二进制加法计数器从0计数到十进制数25时，需要_____个触发器构成，有_____个无效状态.
4．半导体存储器的种类很多，从制作工艺上可以分为___________和___________两大类.
5．___________和___________是衡量A/D转换器和D/A转换器性能优劣的主要标志。
三、化简下列逻辑函数:
1．F=AC+BC′+A′B（公式法）
2．F（A,B，C，D）＝
＋
（卡诺图法）
3．F＝ABC+ABD+C′D′+AB′C+A′CD′+AC′D（卡诺图法）
4．F=AB′CD+ABD+AC′D（公式法）
四．分析与设计：
1．写出右图所示电路输出信号Y的逻辑表达式，并说明其功能。
2．在下图所示边沿D触发器中，已知CLK、D的波形,试画出Q、Q′的波形,设触发器的初始状态为0。
3．用与非门设计四人表决电路,当四人中有三人或三人以上赞成时表示通过，其余情况时表示否决.
4．分析下图所示电路的逻辑功能。
（设初始状态为000）
（1）．驱动方程
（2）．状态方程：
（3）．输出方程：
（4）．状态转换表：
（5）．状态转换图（6）．电路功能：
5．用二进制计数器74LS161及适当门电路构成六进制计数器画出状态转换图及逻辑连线图。
（设初始状态为0000）
附：
部分答案
一。
选择题:
1。
c2。
c3。
a4。
b5。
c6.a7.c8.c9.b10。
b
11.c12.b13.d14.d15.d16。
b17。
c18。
b19。
b20.a
二.填空题：
1。
Y′=（A′+B′C′）（C′+D′）=A′C′+B′C′+A′D′2.111110101001010003。
56
4.双极型MOS型5。
转换精度转换速度
三.化简：
（每题4分，共16分）
四。
分析与设计：
解：
功能:
同或或检偶电路（2分）
2。
3。
）
4。
：
（6）。
电路功能：
它是一个同步的五进制的可以自启动的加法计数器。
5：
二．选择题：
1．下列各式中哪个是三变量A、B、C的最小项？
a．A′＋B′＋Cb．A＋AB′Cc．ABC′
2．组合逻辑电路的设计是指（）.
a．已知逻辑要求，求解逻辑表达式并画逻辑图的过程b．已知逻辑要求，列真值表的过程c．已知逻辑图，求解逻辑功能的过程
3．当TTL与非门的输入端通过一个小于700欧姆的电阻接地时相当于输入为（）。
a．逻辑1b．逻辑0c．不确定
4．在二进制的逻辑运算中，1+1＝（）。
a．0b．1c．2
5．半加器是指（）的二进制加法器。
6．4选1数据选择器的输出表达式Y＝A1′A0′D0＋A1′A0D1＋A1A0′D2＋A1A0D3，若用该数据选择器实现Y＝A1，则D0~D3的取值为（）。
a．D0＝D1＝1，D2＝D3＝0b．D0＝D3＝0，D1＝D2＝1c．D0＝D1＝0，D2＝D3＝1
7．JK触发器的特性方程是（）.
a．Q*＝KQ′＋J′Qb．Q＊＝J′Q′＋KQc．Q＊＝JQ′＋K′Q
8．D触发器用做T′触发器时，输入端D的正确接法是（）.
a．D＝Qb．D=Q′c．D＝1
9．按逻辑功能的不同来分,触发器有（）.
10．一个四位二进制的加法计数器,由0000状态开始,经过28个时钟脉冲后，此计数器的状态为（）。
a．1011b．1100c．1101
11．不属于时序逻辑电路的是（）。
a．寄存器b．编码器c．计数器
12．3线—8线译码器处于译码状态时，当输入A2A1A0=101时，输出
13．时序电路输出状态的改变（）。
14．已知F＝（ABC＋CD）′，可以确定使F＝0的情况是（）。
a．A＝0,BC＝1b．B＝1,C＝1c．C＝1，D＝0d．BC＝1，D＝1
15．一只四输入端与非门，使其输出为1的输入变量取值组合有（）种。
a．TTL门不能相“与”的问题b．TTL门的输出端不能“线与”的问题c．TTL门的输出端不能相“或”的问题
17．A/D转换器能够将模拟信号转变成（）。
a．正弦波b．矩形脉冲c．三角波
1．已知Y=（（AB′+C）′+D）′+C，则Y′=________。
2．完成数制间的转换:
（A8）16=（）2=（）8421BCD.
3．二进制加法计数器从0计数到十进制24时，需要_____个触发器构成，有_____个无效状态。
4．半导体存储器的种类很多，从制作工艺上可以分为___________和___________两大类。
三、化简下列逻辑函数：
1．F（A，B,C，D）＝
2．F（A，B，C，D）＝
3．F＝AB′CD+ABD+AC′D（公式法）
4．F=AC′+ABC+ACD′+CD（公式法）
2．在下图所示边沿JK触发器中，已知CLK、J、K的波形，试画出Q、Q′的波形,设触发器的初始状态为0.
3．用8选1数据选择器74HC151产生逻辑函数Z＝AC′D＋A′B′CD＋BC＋BC′D′。
4．用二进制计数器74LS161及适当门电路构成十一进制计数器画出状态转换图及逻辑连线图。
（设初始状态为0000）
5．分析下图所示电路的逻辑功能.（设初始状态为000）
（1）．驱动方程:
（2）．状态方程、
（3）．输出方程:
（5）．状态转换图：
（6）．电路功能
附：
部分答案
选择题：
1.c2.a3.b4.b5.a6.c7.c8.b9。
a10。
11。
b12。
a13。
c14。
d15。
a16。
b18。
二。
填空题：
（每题2分，共10分）
Y′=（（（A′+B）C′）′D′）′C′
101010001011010003。
574.双极型MOS型
5.转换精度转换速度
三。
化简：
1.功能：
同或或检偶电路
2.
3.解：
4.解：
5。
（6）说明这个电路的逻辑功能：
这个电路是一个可控计数器.当A＝0时，是一个加法计数器，在时钟信号连续作用下，Q2Q1的数值从00到11递增。
当A＝1时，是一个减法计数器，在时钟信号连续作用下，Q2Q1的数值从11到00递减。
三．选择题：
1．下列各式中哪个是四变量A、B、C、D的最小项？
a．A′＋B′＋C＋Db．AB′Cc．ABDd．AB′CD
2．组合逻辑电路的设计是指（）。
a．已知逻辑要求，求解逻辑表达式并画逻辑图的过程b．已知逻辑要求,列真值表的过程c．已知逻辑图，求解逻辑功能的过程
3．负逻辑是指（）。
a．高电平用“1"
表示，低电平用“0”表示b．高电平用“0”表示,低电平用“1”表示c．高电平、低电平均用“1”或“0”表示
4．寄存器属于（）。
a．时序逻辑电路b．组合逻辑电路c．数模转换电路
5．半加器是指（）的二进制加法器.
a．D0＝D1＝1，D2＝D3＝0b．D0＝D3＝0，D1＝D2＝1c．D0＝D1＝D2＝D3＝1
7．D触发器的特性方程是（）.
a．Q*＝DQ′b．Q＊＝DQc．Q＊＝D
8．JK触发器用做T触发器时，输入端J、K的正确接法是（）。
a．J＝K=Tb．J=K＝0c．J＝K＝1
9．按触发器逻辑功能的不同来分，触发器有（）。
10．TTL与非门悬空时相当于输入为（）。
a．逻辑1b．逻辑0c．不能确定
11．多谐振荡器能产生（）。
a．正弦波b．脉冲波c．三角波
12．三位二进制译码器，其输出端共有（）.
a．4b．3c．8
13．一个四位二进制的加法计数器，由0000状态开始，经过25个时钟脉冲后，此计数器的状态为（）。
a．1000b．1001c．1010
14．在二进制的逻辑运算中，1+1＝（）。
15．一只三输入端与非门，使其输出为0的输入变量取值组合有（）种。
16．下列说法不正确的是（）。
a．编码器是组合逻辑电路b．单稳态触发器有两个稳定状态c．计数器是组合逻辑电路d．寄存器是时序逻辑电路
17．采用集电极开路的OC门主要解决了（）.
a．TTL门不能相“与"
的问题b．TTL门的输出端不能“线与”的问题c．TTL门的输出端不能相“或”的问题
18．A/D转换器能够将模拟信号转变成（）。
a．正弦信号b．数字信号c．模拟信号d．脉冲信号
19．电路如图所示,这是由555定时器构成的：
a．多谐振荡器b．单稳态触发器b．施密特触发器
1．已知Y=AB+（C+D）′，则YD=________。
（AF）16=（）2=（）8421BCD.
3．二进制加法计数器从0计数到十进制数27时,需要_____个触发器构成，有_____个无效状态。
2．F（A，B，C,D）＝
3．F=AC+BC′+A′B（公式法）
1．写出右图所示电路输出信号Y1、Y2的逻辑表达式，列出真值表，并说明电路完成什么逻辑功能.
C
C
2．在下图所示边沿T触发器中，已知CLK、T的波形，试画出Q、Q′的波形，设触发器的初始状态为0。
（8分）
3．用二进制译码器74LS138三人表决电路。
4．用二进制计数器74LS161及适当门电路构成九进制计数器画出状态转换图及逻辑连线图。
（设初始状态为0000）
5．分析下图所示电路的逻辑功能（设初始状态为000）.
（1）．驱动方程
（2）．状态方程:
（3）．状态转换表：
（4）．状态转换表（5）．状态转换图:
（6）．说明这个电路的逻辑功能
附:
选择题：
（每题1.5分，共30分）
1.d2。
a3.b4.a5。
a6。
a7。
c8。
a9。
a
c13.b14。
b15。
d16。
c17.b18.b19。
b20。
a
（每题2分,共10分）
1.YD=（A+B）.（CD）′
10101111101110101
3.54
4.双极型MOS型
5.转换精度转换速度
（共44分）
电路功能为:
完成全加器的逻辑功能，A、B分别是加数和被加数，C是来自低位的进位,Y1是和,Y2是向高位的进位。
十一进制计数器，状态从0000－1010共11个有效状态
5.解：
（6）逻辑功能：
这个电路是一个同步的能自启动的七进制的加法计数器。
一．选择题（每小题1。
5分）
第一章:
正逻辑是指（A）
A。
高电平用“1”表示，低电平用“0”表示
B.高电平用“0"
表示,低电平用“1”表示
C.高电平、低电平均用“1”或“0”表示
8421BCD码01100010表示十进制数为（C）
15B。
98C.62D.42
3.若1101是2421BCD码的一组代码，则它对应的十进制数是（C）
A.9B.8C.7D。
6
十进制数8对应的余3码为（B）
A.1000B。
1011C.1110D。
1101
5.一个6位二进制数能表示最大的十进制数是（D）
16B.64C。
30D。
32
6.将100份文件顺序编码，如果采用二进制，最少需要（C）位
A.5B.6C。
7D.8
7.压缩BCD码12H表示（A）
A.12B.+12C.18D。
+18
8.带符号位二进制数10011010的反码是（A）.
A.11100101B。
10011010C。
10011011D.11100110
9。
十进制数5对应的余3码是（B）。
A.0101B。
1000C.1010D.1100
10。
二进制代码1011对应的格雷码是（C）。
1011B.1010C。
1110D.0001
第二章：
1.下列各式中哪个是四变量A、B、C、D的最小项？
（C）
A′＋B′＋CB.AB′CC。
ABC′DD。
ACD
2.AB+
C+（D）＝AB+
A
B。
CC。
ACD.BC
F=A（
+B）+B（B+C+D）=（A）
A.BB.A+BC。
1D。
AB
+A
在四变量卡诺图中有（C）个小格是“1”.
13B。
12C。
6D。
5
5.A
1
1=（A）。
AB。
C。
0D.1
6。
F（A,B，C）的任意两个最小项之积=（A）
0B.1C。
D.ABC
7.已知函数F1=（A
B）C+AB，F2=AB+AC+BC；
试问F1与F2的关系是（D）
相等B。
反演C.对偶D。
不相关
8.下列逻辑等式中不成立的是（C）
A．
=
B.
C.
+AB=A+BD.A+AB=A
9.某函数卡诺图中有4个“1"
几何相邻，合并成一项可消去（B）个变量。
1B。
2C.3D.4
下列各式中哪个是四变量A、B、C、D的最大项?
（B）
B.
D。
11.
（A）
A.
B.
C。
D.
12.F（A,B，C）的任意两个最大项之和=（A）
0B。
1C.
13。
下列函数中等于A的是（D）
A+1B。
A’+AC。
A’+ABD.A（A+B）
14。
在逻辑代数的加法运算中：
1+1=（A）
A.10B。
2C.1D。
15.指出下列说法那一个不是组合逻辑函数的表示方法是（C）
真值表B.逻辑表达式
C。
卡诺图D.状态图和时序波形图
16.二输入异或门的逻辑函数表达式为（B）
A.Y（A,B）=ABB。
Y（A,B）=A⊕BC.Y（A,B）=A+BD.Y（A，B）=（AB）’
17。
下列函数中等于AB的是（D）
（A+B）AB。
（A+1）BC。
B+ABD.A（AB）
18。
下列函数中等于1的是（D）
A⊕0B.A⊕1C.A⊕AD.A⊕A’
19.三变量A、B、C的最小项中表示m5的是哪项（D）
A′B′CB.AB′C′C。
ABC′D.AB′C
20。
三变量A、B、C的最小项中跟AB′C′不相邻的是哪项（D）
A.A′B′CB。
A′B′C′C.AB′CD.ABC′
21。
A=1,B=0时,以下运算结果为0的是（B）
（AB）’B。
（A+B）'
A⊕BD。
A⊙B’
22.以下公式不正确的是（C）
A.AB=BAB。
（AB）’=A’+B’C.A+AB’=A+B’D。
AB+A'
C+BC=AB+A’C
23。
以下常用公式不正确的是（C）
A.A（A+B）=AB.A（AB）’=AB’C.A'
（AB）'
=A’D.A+AB=B
24。
A
1＝（C）.
B.1C。
D.0
25.含有A、B、C、D四个逻辑变量的函数Y=A+B+D中所含最小项的个数是（C）。
3B.8C.14D。
16
26。
为了将600份文件顺序编码，如果采用二进制代码，最少需要用（B）位。
3B.10C.1024D.600
27.为了将600个运动员顺序编码，如果采用八进制代码,最少需要用（B）位。
3B.4C.10D.75
第三章：
当TTL与非门的输入端悬空时相当于输入为（）
A.逻辑0B。
逻辑1
不确定D.0.5V
2.在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有（）结构，否则会产生数据冲突。
集电极开路B。
三态门C。
灌电流D。
拉电流
3.采用集电极开路的OC门主要解决了（）
TTL门不能相“与"
B.TTL门的输出端不能“线与”的问题
C.TTL门的输出端不能相“或”的问题
4.以下能正确得到TTL噪声容限的等式是（）
UNH=UOHmin—UIHmaxB。
UNH=UOHmax-UIHmin
UNH=UILmin-UOLminD。
UNH=UILmax—UOlmax
将TTL与非门作非门使用，则多余输入端应做（）处理
A.全部接高电平B。
部分接高电平，部分接地
全部接地D.部分接地，部分悬空
某集成电路芯片，查手册知其最大输出低电平UOLmax=0.5V，最大输入低电平UILmax=0。
8V,最小输出高电平UOHmin=2.7V,最小输入高电平UIHmin=2.0V，则其低电平噪声容限UNL=（）
升级会员 