运放与ADC.docx

运放与ADC.docx

《运放与ADC.docx》由会员分享，可在线阅读，更多相关《运放与ADC.docx（10页珍藏版）》请在冰豆网上搜索。

运放与ADC

运放与ADC

3.3驱动ADC输入端

WaltKester,PaulHendriks3.3.1概述

运放通常用作ADC的驱动器，它将输入信号放大、平移至ADC要求的输入范围内。

首先，通常需要使用运放实现抗混叠滤波器阻抗匹配；其次，在有些情况下，抗混叠滤波器是有源的，因而它本身就包含运放；最后，有些ADC的输入端在转换过程会产生瞬态电流，因此必须利用运放将信号源和ADC输入端隔离。

本节主要研究在驱动高性能ADC时遇到的各种问题。

首先，并非一定要使用运放。

有些转换器具有相对良性的输入级电路，可以直接和信号源相接。

实际上ADC的输入级电路并没有业界标准，因此每种ADC在设计其输入电路时必须仔细审查相关性能。

在有些应用中可能需要变压器驱动。

假如因为各种理由必须加入运放，那么选型的任务是十分艰巨和复杂的。

图3-21列出了一些约束和变化条件。

最重要的要求是运放不能明显降低ADC的直流和交流性能。

因此，应该首先仔细比较运放和ADC的数据手册，以便做出合适的选择。

但是事实上很少这样做。

问题是，只有在精确了解ADC驱动电路结构的基础上，才能掌握运放的实际性能指标。

因此，即使拥有一份详尽的数据手册，也可能因为影响因素太多而无法掌握所有的信息。

尽管运放和ADC的数据手册可以作为选型的参考资料，但是在实际电路拓扑未知的情况下，仍旧无法预测运放和ADC的总体性能，在高性能应用中更是如此。

运放或ADC的数据手册中经常会推荐各种测试应用电路，但是当推出新款运放后这些参考就过时了。

然而，大多数情况下，还是应当将ADC数据手册的应用部分作为测试接口的主要参考。

3.3.2与ADC应用相关的运放主要指标

目前ADC最流行的两种应用是精密高分辨率测量和低失真高速系统。

精密测量应用要求ADC至少具有16位分辨率，有时甚至要求24位。

与这些ADC接口的运放必须具有低噪声和极佳的直流性能。

事实上，高分辨率测量ADC通常设计成直接与传感器相接，因而完全省去了运放。

如果必须使用运放，应当在充分掌握其直流性能指标的情况下选型。

相关指标如图3-22

所示。

由于运放的交流性能与应用电路紧密相关，因此很难列出完整的交流性能指标。

例如，图3-23所示的关键指标是取自AD8057/AD8058低失真高速运放（见参考文献1）的数据手册。

注意这些指标与供电电压、信号电平、输出负载等条件都有关。

还需强调的是，大多数运放的数据手册通常只提供典型的交流指标（最大、最小值）。

此外，当工作在低压单/双电源下时，输入和输出共模电压范围将受到限制。

大多数运放的数据手册都包括一节，专门补充运放在其他条件下的性能数据。

例如，图3-24是AD8057/AD8058的失真与频率关系（G=+1，VS=±5V）。

除非特殊说明，本曲线表示的数据都是典型值。

图3-24和图3-25提供的数据都是在负载为150Ω时测得。

而运放在大多数应用中的典型负载阻抗为75Ω。

通常，负载越轻（比如大多数ADC的输入典型阻抗为500~1000Ω），失真也越小，但是数据手册中不一定会提供这些数据。

另一方面，如图3-25所示，在5~20MHz频率段，失真是输出电平的函数。

上述指标是否足够用于选择一个用于驱动ADC的运放，主要取决于运放的指标与ADC实际工作条件要求的匹配程度。

很多情况下，这些比较将至少会缩小运放选型范围。

下一节将讨论各种ADC使用的专用驱动电路实例，其中涵盖高分辨率测量型及低失真高速型应用。

3.3.3驱动高分辨率Σ-Δ型测量ADCAD77XX系列ADC是专用于高分辨率（16~24位）、低频率传感测量应用的ADC。

其具体工作条件参见参考文献2，主要特性如图3-26所示。

该系列的某些器件，如AD7730具有高输入阻抗，它能将Σ-Δ调制器与前端PGA输出的瞬态电流隔离开来，因此，驱动这类输入信号时无需特别的运放。

然而，AD77XX系列的其他型号中有些不含内部缓冲器，有些即使片上集成了缓冲器，也可以通过编程控制接通或断开。

缓冲器旁路可以略微改善噪声性能。

图3-27是不含输入缓冲器的AD77XX系列的等效输入电路。

其输入开关在10pF采样电容和地之间切换。

内部7kΩ电阻RINT，是输入选择器的导通电阻。

开关频率取决于输入时钟的频率和内部PGA的增益。

如果转换器工作在20位精度下，那么10pF内部电容CINT必须在它与输入端接通时充电至20位精度。

这个时间等于开关信号的半个周期。

内部RC的时间常数约为70ns（因为R=7kΩ，C=10pF）。

如果电荷能达到20位精度，那么电容必须充电14个时间常数，即980ns。

注意，在输入端串入电阻会增大时间常数。

AD77XX系列ADC的数据手册中有专门的表格给出在保证精度的情况下允许的最大REXT。

如果外部源电阻超过数千欧姆就应该查阅这些表格。

注意，为了获得最佳性能，有些转换器需要采用外部运放缓冲器。

这时应选用精密、低噪声、双极性输入型运放，如OP177、AD707或AD797等。

3.3.4用于多通道数据采集系统的运放设计要点

多路选择器是很多数据采集系统的基本组成部分。

多通道数据采集系统通常采用图3-28所示的CMOS型开关。

它利用并联的P沟道和N沟道MOSFET开关使导通电阻（RON）最小化。

导通电阻是信号电压的函数（称为RON调制），根据器件不同，它能从不足5Ω变化至数百欧姆，这导致多路选择器驱动负载时出现失真，因此RON的平坦性是关键指标之一。

受RON不为零和RON调制的影响，多路选择器的输出应当通过适当的缓冲运放与负载隔离。

如果多路选择器驱动的是高输入阻抗型器件，如PGA、SHA或ADC，那么可以不使用单独的缓冲器，但是必须注意，有些SHA和ADC在采样时会产生高频脉冲电流，并且不经缓冲是无法被多路选择器驱动的。

多路选择器的主要指标包括：

切换时间、导通电阻、导通电阻平坦度、通道隔离度以及串扰。

多路选择器的切换时间大约为不足20ns至高于1μs，RON则大约为不足5Ω至数百欧姆，而通道隔离度则为50~90dB。

许多CMOS开关都可以接成图3-29所示的多路开关。

典型的输入通道数为4~16个，有些多路通道选择器还有内部地址译码逻辑和寄存器，而有些则需要外部电路实现上述功能。

未使用的多路通道选择器的输入端必须接地，否则会降低系统精度。

在使用运放缓冲器的应用中，应当注意，当多路选择器改变通道时，可能引起满幅度的阶跃函数，这将导致运放及其之后的ADC产生满幅阶跃响应。

运放的建立时间必须足够快，以确保不产生转换误差。

通常给出运放的1LSB建立时间，而允许的最大建立时间通常等于采样频率的倒数。

3.3.5驱动带有可调输入增益的单电源型数据采集ADCAD789X和AD76XX系列单电源供电的SAR型ADC（同类型的ADC还包括AD974、AD976以及AD977），它的模拟输入端包括薄膜电阻分压器和电平平移器，以实现单极性或双极性输入。

这种ADC中，薄膜电阻网络R1/R2/R3实现分压和电平平移，它能将±10V的输入信号变换为0~+2.5V的信号以便量化。

由于R1将输入与时间转换电路（它在转换时会产生瞬态电流）隔离开来，因而这种输入级无需特别的驱动电路。

此外，外部源电阻RS应该尽可能小，以便抑制RS/R1造成的增益误差。

3.3.6驱动带有缓冲输入的ADC

有些ADC的输入级集成有缓冲放大器，以便简化接口电路。

而采用双极性或BiCMOS工艺的ADC大都具有这一特性。

相反，CMOS型ADC由于受工艺限制很难集成运放，因而很少采用这种结构。

图3-31是带有输入缓冲器的12位、41MHz/sADC-AD9042的典型输入结构。

其等效输入阻抗为250Ω，而外部的61.9Ω的电阻与内部250Ω电阻并联产生50Ω的等效电阻。

该电路采用交流耦合型输入，其内部的2.4V参考电压源为AD9042提供共模偏置。

输入放大器位于ADC的采样保持器（sample-and-hold，SHA）之前，因此它能隔离转换过程中产生的各种瞬态电流。

放大器的增益应设置为合适值以确保ADC的输入范围为1VP-P。

在单端输入结构中，输入放大器应将单端信号转换为差分信号，从而使ADC的其他部分可以采用全差分设计。

3.3.7驱动带有缓冲的差分输入型ADC

图3-32是带有缓冲的差分输入型ADC的输入结构。

其输入共模电压由图3-32b所示的参考电压源通过图3-32a所示的内部电阻网络分压设定。

单电源供电型ADC的共模电压通常等于电源供电电压的一半，但是有些ADC的共模电压等于其他值。

尽管输入缓冲器简化了接口，但是固定的共模电压却限制了其在某些直流耦合应用中的灵活性。

差分型ADC在单极性工作模式下没有任何优势。

首先，通信系统中的很多信号源是差分的（比如平衡混频器或RF发射器），因此，在这类系统中采用差分型ADC，接口会更加方便；第二，采用平衡差分传输的信号通路时，通常要求尽可能减小偶次阶的失真分量，以提高共模抑制比；第三（可能是更隐讳的一点），差分ADC的输入摆幅号称为2VP-P时，实际上只允许接2个相同的1VP-P信号源。

对于低压和单电源供电系统，这种更低的输入电平可能受实际余度的限制而使双运放的失真性能不同。

从上述几点可以看出，系统工程师为了获得最佳的整体性能，很有必要让差分型ADC工作在差分模式。

即使必须增加运放来处理互补驱动信号，也应该坚持这一原则。

要知道双运放只比单运放稍贵一点儿。

3.3.8驱动开关电容输入型CMOSADC

由于CMOS型ADC功耗低、价格低，因而十分流行。

图3-33是采用差分采样保持结构的典型CMOSADC的等效输入电路。

其中，开关处于跟踪模式，注意它们是以采样频率打开/关闭的。

16pF电容代表开关S1和S2的等效电容与输入寄生电容之和。

电容CS（4pF）是采样电容，电容CH是保持电容。

尽管输入电流是全差分的，但是该ADC也可以被单端或差分信号驱动。

当然，采用差分变压器或差分运放驱动时，性能最佳。

在跟踪模式下，差分输入电压将施加到电容CS上。

当该电路进入保持模式时，采样电容上的电压将传递到保持电容CH上，并且经过运放A（这些开关在合适的采样时钟相位下被控制）缓冲。

当SHA再次回到跟踪模式时，输入源必须对CS充电/放电，以达到新的输入电压值。

CS的充放电动作受采样频率fs控制。

输入阻抗看起来像是良性的阻性器件，然而，如果在一个采样周期（1/fs）内分析这种充放电过程，就会发现输入阻抗是动态变化的，并且不同输入驱动源的影响也不同。

阻性元件产生的输入阻抗可以通过累计CH吸收来自输入驱动源的平均电荷计算得到。

这说明，如果Cs能在S1和S2打开前被充满至输入电压，那么流入输入端的平均电流等于输入端接1/（Csfs）电阻时流过的电流。

由于Cs只有数皮法，因此在fs=10MHz时该阻性元件可达数千欧姆。

在采样周期内，SHA的输入阻抗像是一个动态负载。

当SHA返回跟踪模式时，输入源将通过S1和S2的导通电阻RON输出充电电流，其大小呈指数方式变化。

按指数变化的充电电流意味着源阻抗应该很低，并且在采样频率段呈阻性。

运放的输出阻抗可以视为串联的电感和电阻。

当运放的输出接容性负载时，受等效高频输出阻抗的影响，运放的输出将出现短时的充电过程。

当输出端恢复后，将出现振铃。

为补救这种情况，应该在运放和SHA的输入端之间串接一个电阻。

该电阻的最优取值取决于采样频率、运放的型号等多种因素，但是在大多数应用中，其最优值为25~100Ω。

3.3.9单端ADC的驱动电路

尽管大多数CMOSADC都是差分输入的，但是它们也可以被单端信号驱动（交流性能有损失）。

CMOSADC在应用时的关键点就是前面探讨的输入开关瞬态特性。

例如，图3-34是12位、25MHz/sADCAD9225的其中一个输入端的开关瞬态特性。

该数据是在等效阻抗为50Ω的信号源驱动ADC的条件下测得的。

在采样模式向保持模式切换的时刻采样内部信号，同时CS与信号源断开。

注意在保持模式向采样模式切换的时刻，CS又与信号源相连被再次充电。

该过渡特性包括采样速率处的线性、非线性及共模分量。

除了要选择一个带宽足够大、失真小的运放外，其输出建立时间不能大于采样间隔1/fs。

图3-35所示电路是这类单端运放驱动ADC应用的典型图。

在该电路中，串联电阻RS有两个作用。

一方面，它能抑制来自运放驱动器的瞬态尖峰电流。

更重要的是，它还能将驱动器与ADC的输入电容（可能损失相位裕度）解耦。

其典型取值为25~100Ω。

该电路的另一个特性是RS和CF网络。

由于ADC的VINA和VINB输入端的直流和交流源阻抗匹配，这保证了共模瞬态特性对称，从而能够优化噪声及失真性能。

在两个输入端，并联电容CF作为电荷储藏器，可将共模瞬态信号旁路至地。

除了瞬态缓冲功能，RS和CF还构成了对VIN的低通滤波器，这将限制驱动放大器的输出噪声传向ADC输入端VINA。

ADC的数据手册上通常会给出RS和CF推荐值,但是其精确取值还要根据电路来优化。

ADC的数据手册上还推荐相应的驱动运放，根据参考信息可以使其性能最优。

为了在各种环境下都能将性能校正至最优，应采用ADC评估板进行实验。

采用ADC数据手册提供的电路可以增加成功的机会。

ADI公司出品的所有ADC和DAC器件（当然，还有运放）都有相应的评估板，相关的细节请参阅本书第7章。

3.3.10直流耦合应用中的运放增益设定和电平平移

在直流耦合应用中，驱动放大器必须提供所需的增益和偏置电压，以使信号符合ADC的输入范围。

图3-36是各种运放增益和电平平移操作的总结。

图3-36a的电路工作在同相放大模式，它采用低阻抗的参考电压源VREF使输出发生偏移。

增益和偏置的相互关系为：

AD8057的同相输入被偏置1V，这使得VINA的共模电压为2V。

注意，VINA和VINB的源阻抗精确匹配时可以消除共模瞬态电流。

100pF电容用于存储来自输入瞬态电流的少量电荷，并与33Ω电阻构成低通滤波器。

图3-38是类似的电平平移和驱动电路，它采用单5V供电。

该电路中，双极性±1V输入信号与ADC的输入直接相接，形成+2.5V共模电压，电路还采用了AD8041轨到轨型运放，其共模电压为+1.25V，由外部2.5V参考电压源AD780分压得到。

注意，这种单电源电路必须满足运放的输入和输出共模电压约束，以防止限幅失真。

3.3.11驱动差分输入型ADC

目前，大多数高性能ADC都被设计成差分输入型。

全差分ADC设计具有更好的共模抑制、更小的二阶失真分量以及更为简单的直流微调电路。

如前所述，尽管它们也可以被单端信号驱动，但是在全差分驱动下的性能更好（见图3-39）。

图3-40a是AD9225（12位、25MHz/sCMOS型ADC）的两路输入信号波形VINA和VINB。

平衡信号源的阻抗为50Ω，采样频率为25MHz/s。

该图清楚地表示了ADC内部开关电容型采样保持器的瞬态响应。

图3-40b是这两路信号的差，VINA-VINB。

注意差分电荷瞬态响应是关于中线对称的，并且包含明显的线性成分。

这表明共模瞬态响应已被消除，并且具有比单端输入更好的失真性能。

如果不需要直流成分，那么采用变压器耦合的差分输入ADC可获得极佳的共模抑制和低失真性能，图3-41是其典型电路。

该变压器是Mini-Circuit公司的RF变压器，型号为#T4-6T，其阻抗比为4（匝比为2）。

原理图表明信号源阻抗为50Ω，1：

4的阻抗比要求副边的阻抗为200Ω，以获得最佳的功率传输和低VSWF。

Mini-Circuits公司的T4-6T型变压器在100kHz~100MHz频段的增益为1dB。

变压器的中点抽头可以方便地将输入信号平移至ADC需要的最佳共模电压。

AD922X的CML（共模电平）脚输出+2.5V的共模电压。

根据应用需要，应选择不同匝比的变压器以获得最佳性能。

例如，对于给定的输入信号源或运放，可通过减小输出功率电平和信号摆幅来改善其失真性能。

因此，选择具有更高阻抗比的变压器（如Mini-Circuits公司的#T16-6T型变压器的阻抗比为1：

16，匝比为1：

4）可以有效地"跃增"信号电平，并减小信号源的驱动要求。

请注意在变压器次边和ADC输入端之间串联的33Ω电阻。

其大小应根据ADC的SFDR和SNR最优性能来选择。

它们还同时将瞬态电流与ADC输入端隔离。

VINA和VINB输入端的瞬态电流近似相等，因此它们将通过变压器的共模抑制与原边隔离。

采用2.5V共模电压的变压器耦合电路在驱动AD922X系列时具有最大的SFDR。

与单端驱动电路相比，差分驱动能消除偶次阶谐波。

3.3.12利用差分放大器驱动ADC

很多应用要求频率响应能延伸至直流，此时就无法使用变压器驱动差分输入型ADC。

这种情况下，可以使用运放实现差分驱动。

图3-42是利用运放AD8058实现将单端输入信号转换为差分信号，以适应AD922X系列ADC。

ADC的输入范围被设定为2VP-P，共模电压为+2V。

放大器A1是同相放大器。

1kΩ的分压电阻网络将±1V输入转换平移为+1V±0.5V（A1同相输入端）。

因此，A1的输出为+2V±1V。

放大器A2将输入信号反相，1kΩ的分压电阻网络在运放同相输入端提供±1V共模电压。

因此A2的输出也是+2V±1V。

该电路中，由于两运放在同一块基片上，并且具有相同的噪声增益（等于2），因此它们精确匹配。

然而，AD8058的输入电压噪声为20nV/，但是A1和A2的输出电压噪声约为40nV/，这将在某些应用中降低SNR。

图3-42的电路中，由于引入100pF电容，对此将有所缓和。

该电容不但减小输入噪声，而且还吸收了部分瞬态电流。

还需注意的是，由于A1的输入共模电压可以低达0.5V，因此必须采用双电源供电型运放。

图3-43是用于ADC驱动的AD813X系列全差分放大器的框图（见参考文献3~5）。

图3-43a是内部电路的详细结构，而图3-43b是其等效电路。

其增益由外部电阻RF和RG设定，共模电压由VOCM管脚上的电压设定。

内部共模反馈迫使VOUT+和VOUT-平衡，即两输出端的信号总是幅值相等且相位相差180°。

VOCM=（VOUT++VOUT?

）/2

该电路可用于差分或单端输入，但是电压增益总是等于RF和RG之比。

AD8138的3dB小信号带宽达320MHz（G=+1），是一款低谐波失真的ADC驱动器。

该电路具有极佳的输出增益和相位匹配，并且其平衡结构能够抑制偶次阶谐波。

图3-44是AD8138驱动AD9230（10位、40MHz/sADC，见参考文献6）的电路。

该电路采用单3V供电，它将1VP-P双极性单端输入信号变为1VP-P差分信号，中点共模电压为1.5V（电源中点）。

AD8138每个差分输入端的摆幅介于+0.625~+0.875之间，并且每个输出介于1.25~1.75V之间。

这些电压都落入AD8138在3V供电下允许的输入和输出共模电压范围。

该电路处理的是1VP-P单端双极性输入信号，并且ADCAD920的输入范围也被设置为1VP-P差分模式。

如果输入信号的幅度增大至2VP-P，那么AD9203的输入范围也必须设为2VP-P差分模式。

在上述条件下，每个AD8138的输入端必须在0.5~1V之间变化，而其输出则在1~2V范围内变化。

如图3-45所示，增大信号幅值将改善低频段的SNR性能，进而会略微改善低频段的SINAD性能

同时，由于大信号摆幅引起更大的失真，这将使高频段的SINAD性能下降。

3.3.13过压保护设计

大多数高性能ADC的输入结构对过压特别敏感，这是因为设计时都采用小尺寸器件。

尽管ADC输入通常都有ESD保护二极管分别与两个电源轨相连，这些二极管却无法承受典型运放驱动器输出的大电流。

关于保护有两条重要准则：

（1）限制模拟输入电压分别不高于或低于电源正、负电源轨0.3V；

（2）过压时模拟输入电流不超过5mA。

图3-46是几种典型运放驱动器与ADC的接口配置电路。

在图3-46a中，ADC无需额外的输入保护，因为运放和ADC都采用同一个电源供电。

而电阻RS也并非用于过压保护，它只负责将ADC的输入电容和运放的输出隔离。

图3-46是双电源供电的运放驱动单电源供电的ADC，两器件共用同一个+5V电源。

当运放的输出电平低于地电平时，二极管将保护ADC的输入。

通常采用肖特基二极管，因为它的正向导通压降低并且电容小。

电阻RS被分作2个相等的电阻，用于确保ADC的输入故障电流不超过5mA。

注意RS与ADC的输入电容组成了一个低通滤波器。

如果RS太大，ADC的输入带宽将受限制。

图3-46c是运放和ADC采用独立电源供电的情况。

这需要使用2个肖特基二极管实现在全供电范围和信号范围内对ADC的过压保护。

和图3-46a一样，电阻RS/2用于限制ADC的故障电流。

MSN空间完美搬家到新浪博客！

特别声明：

1：

资料来源于互联网，版权归属原作者

2：

资料内容属于网络意见，与本账号立场无关

3：

如有侵权，请告知，立即删除。