数字电子技术aWord下载.docx
《数字电子技术aWord下载.docx》由会员分享,可在线阅读,更多相关《数字电子技术aWord下载.docx(17页珍藏版)》请在冰豆网上搜索。
MN=00?
?
8进制计数器,MN=01?
9进制计数器,
MN=10?
14进制计数器,MN=11?
15进制计数器.
9.?
发由全加器FA、2-4线译码器和门电路组成的逻辑电路如图3a所示。
试在图b中填写输出逻辑函数L的卡诺图(不用化简)。
(a)?
(b)
输出逻辑函数L的卡诺图如图A3所示。
10.?
用逻辑代数证明下列不等式
11.?
将下列各式转换成与?
–?
或形式
12.?
利用与非门实现下列函数
L=AB+AC
13.?
14.?
15.?
用卡诺图法化简下列各式
16.?
17.?
18.?
19.?
20.?
21.?
二、主观题(共12道小题)
4.?
各电路输出端的波形如图A1所示。
5.?
?
6.?
已知逻辑函数:
画出逻辑函数F1、F2?
和F的卡诺图;
用最少的与非门实现逻辑函数F,画出逻辑图。
逻辑函数F1、F2和F的卡诺图如图A2所示。
化简并变换逻辑函数F得
分析图3所示逻辑电路,写出输出端的逻辑函数表达式,列出真值表,说明电路能实现什么逻辑功能.
用数据选择器组成的多功能组合逻辑电路如图4所示。
图中G1、G0为功能选择输入信号,X、Z为输入逻辑变量,F为输出逻辑函数。
分析该电路在不同的选择信号时,可获得哪几种逻辑功能,请将结果填入表4中。
设计一个组合逻辑电路。
电路输入DCBA为8421BCD码,当输入代码所对应的十进制数能被4整除时,输出L为1,其他情况为0。
1.用或非门实现。
2.用3线-8线译码器74HC138和逻辑门实现。
(0可被任何数整除,要求有设计过程,最后画出电路图)
将下列十进制数转换为二进制数、八进制数、十六进制数和8421BCD码(要求转换误差不大于2-4):
(1)43?
(2)127?
(3)?
(4)
(1)43D=101011B=53O=2BH;
43的BCD编码为01000011BCD。
(2)127D=1111111B=177O=7FH;
127的BCD编码为000100100111BCD。
001001010101BCD。
(4)=0111B==;
00011000BCD。
将下列每一二进制数转换为十六进制码:
(1)101001B?
(2)
(1)101001B=29H?
(2)=
将下列十六进制数转换为二进制数:
(1)?
(1)=1000110101B?
(2)=1010000001000001B
试分析图题所示逻辑电路的功能
全加器
某雷达站有3部雷达A、B、C,其中A和B功率消耗相等,C的功率是A的功率的两倍。
这些雷达由两台发电机X和Y供电,发电机X的最大输出功率等于雷达A的功率消耗,发电机Y的最大输出功率是X的3倍。
要求设计一个逻辑电路,能够根据各雷达的启动和关闭信号,以最节约电能的方式启、停发电机.
二、主观题(共7道小题)
已知输入信号A、B、C的波形,试画出图2所示各电路输出(L1、L2、L3)的波形。
设触发器的初态为0。
波形如图A2所示。
逻辑电路如图4所示,试画出Q0、Q1、Q2的波形。
设各触发器初态为0。
已知某同步时序逻辑电路的时序图如图5所示。
1.列出电路的状态转换真值表,写出每个触发器的驱动方程和状态方程
2.试用D触发器和与非门实现该时序逻辑电路,要求电路最简。
画出逻辑电路图.
用移位寄存器74194和逻辑门组成的电路如图6所示。
设74194的初始状态Q3Q2Q1Q0=0001,试画出各输出端Q3、Q2、Q1、Q0和L的波形。
各输出端Q3、Q2、Q1、Q0和L的波形如图A6所示。
逻辑电路如图2?
a、b、c所示。
试对应图d所示输入波形,分别画出输出端L1、、L2?
和L3的波形。
(设触发器的初态为0)
(a)?
(c)?
(d)
输出端L1、L2和L3的波形如图A2所示。
由与或非门组成的同步RS触发器如题图所示,试分析其工作原理并列出功能表。
设主从JK触发器的初始状态为0,CP、J、K信号如题图所示,试画出触发器Q端的波形。
答案见题图,即上图中最下面一个波形。
二、主观题(共10道小题)
分析如图5所示时序逻辑电路。
(设触发器的初态均为0)
1.写出各触发器的时钟方程、驱动方程、状态方程;
2.画出完整的状态图,判断电路是否具能自启动;
3.画出在CP作用下的Q0、Q1及Q3的波形。
试用正边沿D触发器设计一个同步时序电路,其状态转换图如图6所示。
1.列出状态表;
2.写出各触发器的激励方程和输出方程;
3.说明电路功能。
分析如图6所示时序逻辑电路
1.写出各触发器的激励方程、输出方程
2.写出各触发器的状态方程
3.列出电路的状态表并画出状态图
4.说明电路的逻辑功能。
用边沿JK触发器和最少的逻辑门设计一个同步可控2位二进制减法计数器。
当控制信号X=0时,电路状态不变;
当X=1时,在时钟脉冲作用下进行减1计数。
要求计数器有一个输出信号Z,当产生借位时Z为1,其他情况Z为0。
某组合逻辑电路的输入、输出信号的波形如图4所示。
1.写出电路的逻辑函数表达式;
2.用卡诺图化简逻辑函数;
3.用8选1数据选择器74HC151实现该逻辑函数.
逻辑电路如题图所示,已知CP和A的波形,画出触发器Q端的波形,设触发器的初始状态为0。
图题是某时序电路的状态转换图,设电路的初始状态为01,当序列X=100110时,求该电路输出Z的序列。
011010
在某计数器的输出端观察到如图所示的波形,试确定该计数器的模
模为6
由集成单稳态触发器74121组成的延时电路及输入波形如图题所示。
(1)计算输出脉宽的变化范围;
(2)解释为什么使用电位器时要串接一个电阻。
某双积分A/D转换器中,计数器为十进制计数器,其最大计数容量为(3000)D。
已知计数时钟脉冲频率fCP=30kHz,积分器中R=100kΩ,C=1μF,输入电压vI的变化范围为0~5V。
试求:
第一次积分时间T1;
(2)?
求积分器的最大输出电压
;
(3)?
当VREF=10V,第二次积分计数器计数值λ=(1500)D时输入电压的平均值VI为多少?
2.?
由555定时器组成的脉冲电路及参数如图8a所示。
已知vI的电压波形如图b所示。
试对应vI画出图中vO1、vO2的波形;
(a)
对应vI画出图中vO1、vO2的波形如图A8所示。
3.?
由可编程逻辑阵列构成的组合逻辑电路如图3所示。
1.写出L1、L2的逻辑函数表达式;
2.列出输入输出的真值表;
3.说明电路的逻辑功能。
D触发器逻辑符号如题图所示,用适当的逻辑门,将D触发器转换成T触发器、RS触发器和JK触发器。
已知一时序电路的状态表如表所示,试作出相应的状态图。
已知状态图如图所示,试作出它的状态表
试分析图题所示电路,说明它是多少进制计数器,采用了何种进位方式。
4096。
采用并行进位方式。
D为0表示产生一个有效宽度脉冲;
E为0可能出现复位现象。