电子产品可制造性DFM设计程序最新版Word文件下载.docx
《电子产品可制造性DFM设计程序最新版Word文件下载.docx》由会员分享，可在线阅读，更多相关《电子产品可制造性DFM设计程序最新版Word文件下载.docx（11页珍藏版）》请在冰豆网上搜索。
间距导体（电气间隙）之间，导电模式，导电层之间，导体和导电材料之间，应精心设计，以尽量减少漏电引起的问题导致水分凝聚或较高的湿度。
IPC–2221标准建议的最低间隔（最小电气间隙）的印刷电路和组件为导体类型和电压之间的导体;
1.3、通孔
通孔是用来连接PCB或者FPC层与层的电镀孔，不是元件孔或者加强孔。
通孔类型有穿孔、盲孔和埋孔。
穿孔是一种洞，使电气连接的导电模式之间的外部层的印刷电路。
盲孔是一种洞，使电气连接的导电模式从外部层导电层的内部格局。
埋孔是一种洞，使电气连接的导电模式之间的单独的内部层。
具体的差异可以通过下面的图2看出;
孔应当被远离表面贴装焊盘，因为它可能带走焊接料，从而导致焊接缺陷。
它总是能够更好地连接通孔，以表面贴装焊盘使用痕迹。
如果空间不允许使用微量的通孔和表面贴装焊盘，建议使用阻焊材质物料。
帐篷型的通孔被填满或者覆盖着阻焊膏。
Class1和Class2的成品最大的帐篷孔直径不超过1.0mm，Class3不超过0.65mm;
最小的帐篷孔直径则要依据供应商的制造能力。
环形包围状孔的是一种普通的通孔，最小的环状是0.13mm（5mil）。
选用泪状、凿洞和囤积设计
（如图3）是需要的，用来防止线路损伤。
1.4、表面处理工艺
表面处理是来防表面氧化，防止氧化的导电模式不破坏导电性和可焊性的表面。
常用的表面处理有喷锡、浸金、浸银、浸锡、OSP这几种工艺。
1.4.1、喷锡
锡铅或者锡银铜涂层是采用印刷电路沉浸到焊料中，通过表面热处理，增压空气或者水蒸气来去除多余的物料称作HASL（热风整平）工艺。
因为厚度不均匀，有细间距的SMD元件的板子不能考虑用HASL的工艺。
1.4.2、浸金
化学镀镍/沉金（ENIG）过程是通过一层一层的高纯度的金覆盖一层层的镍形成的。
其主要功能ENIG是有较好的可焊性，使用寿命长，并适用于所有表面贴装和通孔组装。
是铝线压焊的，符合RoHS要求。
对于那些细间距、CSP、BGA之类的使用此工艺的较好。
电解硬金可用于边缘接触/连接器多种插入性的产品。
硬黄金往往被用作选定导体沉浸深度的控制。
1.4.3、浸锡
虽然浸锡工艺被用于其他行业多年，但是在无铅线路印制板表面处理上还是相对较新的工艺，还不太成熟。
锡浸的厚度0.1um到0.5um，表面平滑、SMT贴装匹配性好，可焊接性好，缺点是使用寿命短，有锡须，可靠性差。
1.4.4、浸银
薄银涂层能够直接沉浸在铜箔上，其厚度可达0.1um到0.4um。
银涂覆能够防止铜氧化，表面平滑，适用于多种生产制造流程。
其优点是可以运用于环境较差的地方。
1.4.5、OSP
OSP充当临时保护铜模式。
一个非常薄的有机涂层沉积到铜表面来防腐或防锈。
涂层会成功的溶化或蒸发之后形成防氧化的焊接铜箔。
OSP是一个低成本的材料符合无铅焊料，简单的印刷电路制造过程。
它提供了良好的润湿特性，但可能无法承受多个过程的处理。
它不能用于探测或作为接触面，因为它绝缘铜表面。
存放时间短（最多6个月）和处理的困难。
1.5、阻焊
阻焊是一个保护层，防止导体氧化，处理后并在组装时不会连接。
阻焊开口通常放置在选定的领域，将用于焊接。
重要的是要保持阻焊0.076mm-0.127mm[0.003”-0.005”],远离焊盘，防止侵占由于阻焊成像而形成假焊。
阻焊之间焊盘（称为焊料坝）须至少0.076mm[0.003“],使其可靠的粘附印刷电路。
如果焊盘与焊盘之间的空间不够的话，其焊料坝必须去除。
（图4）
2、元件焊接区模式
2.1、通孔模式
通孔分为被支撑和不被支撑两种，一个被支撑的孔里面有固定钢板或加固物，它通常比不被支撑的孔更可靠，对于着重的机械元件，被支撑的孔更可取（例如:
连接器和大的或者重的元件）,对于被支撑的孔寻求不同于焊点连接的方法是不可能的。
另外，被支撑的孔与不被支撑的孔的孔相比，通常需要更小的焊接区和更少的环形包围。
不被支撑的孔的主要优势是比较一致的孔径尺寸使它能更好的配置和安装孔径。
IPC-2220设计标准系列对于孔径焊接区的模式提供了大体的需求。
通孔元件的孔的直径受各种因素的影响，这些因素的一些但不限制的因素是:
铅陲的尺寸和误差，铅陲的倾斜误差，装配孔径尺寸误差，钻孔位置误差和组装位置误差。
孔径尺寸计算的例子如下:
最小孔的直径=A+
A=通用的直径或者铅锤的对角线
B=铅陲的尺寸误差
C=铅陲的倾斜误差
D=装配孔径尺寸误差
E=钻孔位置误差
F=组装位置误差
=各种总的影响（RMS），包括铅锤尺寸，铅锤倾斜度，孔径尺寸，钻孔位置和组装装配。
那么，对于A=0.60mm,B=0.10mm,C=0.05mm,D=0.08mm,E=0.05mm,F=0.10mm最小孔径直径=0.6+=0.78mm，名义上的孔径尺寸=0.78mm+0.08mm=0.86mm，最大孔径尺寸=0.86mm+0.08mm=0.94mm
对于可以软焊的通孔可以使用下面这个方程式计算:
最小焊接区尺寸=最大孔径直径+最小环形包围的两倍+标准装配误差。
最小环形误差通常受装配容积的影响，尽管组装容积也可能影响它。
装配机构可能涉及到环形周围在可焊性及焊接的可靠性的影响，这种可焊性是指在正常机器设置的或可接受的情况。
标准构造误差在IPC-2221中提供。
为了将在波峰焊接过程或焊接区焊接中产生的焊桥减少到最小，建议长方形焊接区的孔径倾斜的位置少于2.54毫米。
一些设计可能需要将通孔钢板连接到大的导体区域（如地面或者电源）,这些孔的散热设计是在焊接过程中防止热效应的产生。
典型的散热设计总的web宽度是焊盘的60%，这个web宽度能靠将总的web宽度分成需要的web数量来计算。
例如一个1.00mm的焊盘有总的web宽度0.60mm，它能够用4个0.15mm的web或3个0.2mm的web或2个0.3mm的web连接到大的导体区域。
关于通孔更进一步的信息和散热设计体现在IPC-2221标准系列中。
2.2、表面贴装焊接区模式
一般来说，可取的模式设计是基于一个公司能够生产的产品量，在没有公司定义的设计时，可以选取象IPC-7351的通用表面贴装设计和使用模式标准的工业标准作为参考。
但是，对于特殊的元件需要特殊的焊接区模式设计为了更好的实现设计特征或运作，或者非工业推荐元件包装，推荐首选元件制造商能被用的焊接区模式，万一首选元件制造商没有推荐焊接区模式，相同包装的元件可以使用。
DFM小组有权利选择为自定义元件创建他们自己的焊接区模式或者基于工业守则或者工业标准（IPC-7351）来评估不常见的包装。
有些供应商或者工业推荐的焊接区模式不能满足组装设计的例子;
如果是那样的话，焊接区模式评估被推荐来完成目标设计。
例如，对于贴片LED有益的位置精确度是被要求的，典型推荐的焊接区模式由于大的焊盘不能完成要求，在位置上造成了很大的变化。
一个有小焊盘的焊接区模式（比元件终端尺寸稍大）对满足精确度的需求是更合适的。
2.3、表面贴装焊盘设计参考
1）CHIP矩形片式元器件
2）SOP/QFP元器件
X=1.0~1.2W
Y=T+b1+b2
b1=b2=0.3~0.5mm
G=F-K（K系数，一般取0.25mm）
3）BGA
2.3芯片焊接区模式
本程序只涉及到基本理念，可参考IPC-SM-784标准。
2.3.1印模尺寸和印模结合垫
印模结合垫长度=印模长度+2*垫片间隙（P）
下面图表中是推荐的P的值
2.3.2、印模结合垫和尺寸（图5、图6）
对于铝超声波连接，推荐最小的印模结合垫尺寸（A）是0.1016mm[4mils],它到边沿的最大距离（B）是0.1524mm[6mils]。
图5:
COB印模结合和印模结合垫尺寸
图6:
COB印模垫
3、结合柱（第2种结合）（图7A）
推荐的印模结合垫到结合垫的间隙是0.508mm[20mils]。
图7A:
COB印刷电路结合垫
如果印模直接连接到基片（没有印模结合垫）,推荐的印模到结合垫的距离是0.762mm[30mils].（图7B）
图7B:
COB印刷电路板结合垫（没有印模结合垫）
4、接线要求
在某种程度上，线应该尽可能多的设计在印模的中心，印模结合垫和结合垫的排列如图8所示:
图8:
接线的说明
推荐的结合点（E）之间距离是从1.016mm[40mils]到2.54mm[100mils]。
推荐的电线（F）之间的间隙是电线直径的两倍（2*电线直径），直径的最小间隙是被允许的，但是最小电信距离应该进行校验。
接线的角度应该大于60度小于120度，图9所示。
图9:
连线要求
5、COB表面涂层
推荐的连线图层是在镍（厚度:
2.0um~8.0um[79uinch~315uinch]上镀金
[厚度:
0.05um~0.08um[2uinch~3.15uinch]。
关于连线表面的更多细节体现在IPC-SM-784。
6、干扰距离（图10）
推荐的元件限制高度和到最近的原件或障碍物的结合垫距离如下表所示。
为了避免制造问题，建议在审计前期核查元件与更高抛面需要的间隙和元件高度小于7.00mm。
7、元件的间距:
有四个主要的因素影响元件的间距。
它们是电磁场清除要求，元件的变化，印刷线路板的变化和放置的精度。
其它的因素，为检查和维修元件的可见度，丝网印刷的记号，基准的位置，工具转空的位置，设计电路线安排的空间，许多发热元件，测试的通路，和可利用的机器管口在一定的程度可能影响元件的放置空间。
有许多方法来决定电路的元件需要的空间。
其中一些方法在IPC-7351和IPC-1902中提到。
最小元件的空间通过加最小电磁场清除距离元件，印刷线路板和装配总的影响（RMS）方法可以计算出来。
就是:
最小元件的空间=最小电磁场清除距离+SQRT（（元件变化）2+（印刷线路板的变化）2+（装配变化）2）。
例如:
最小电磁场清除是0.13mm，元件变化是0.15mm，印刷线路板的变化是0.20mm，和装配变化是0.1mm是2个调整的元件。
最小元件的空间=0.13+SQR（0.152+0.202+2*0.102）=0.42mm。
7.1、元件靠近印刷线路板的边缘（图11）
另外主要关系到元件靠近印刷线路板的边缘是有能力去掉来自面板的电流而不会造成损害元件。
印刷线路板的设计者必须考虑到在元件的放置到印刷线路板边缘时的分板方法。
同样重要是要考虑到印刷线路板边缘热导的清除。
对于分板，对于小的侧面元件，建议最小距离是离元件到边缘是1.0mm[0.040”]，这样可以保护到切割金属刀片对元件的损伤。
对与大的侧面的元件距离需要重新计算。
路由方法需要较少的部分边缘清除方法相比得出方法。
建议清除至少从边缘0.4mm的区域，分裂标号。
边缘没有标记可以清除的，可以在印刷电路以外，提供有足够的空间给路由器控制。
（图12）
8、元件的定位:
元件的定位在焊接，粘贴和回流焊过程中没有很多影响，可以用有益的方法，如来消除机器程序影响，和更多的目检或机器自动检测。
元件的定位可以帮助最短的时间内发现最小的发生的错误，只是小的因素的影响。
看图13A是建议焊接，粘贴和回流焊时元件的定位。
元件的定位在波峰焊过程中是有很多问题的。
如果元件没有正确放置，波峰焊速率的增加，可能会开路或短路。
芯片需要正确定位来防止引脚虚焊。
双列芯片正确定位来防止引脚连锡或没有焊上。
看图13B是建议在波峰焊过程元件的定位。
9、孔径与板厚比
·
优选:
1:
3和1:
4
5时加工难度大。
板厚1.6mm，1:
3的孔径∮=0.52mm，1:
4的孔径∮=0.4mm，1:
5的孔径∮=0.3mm，钻孔发生困难，传统设备到了极限，需要更新设备。
10、面板的设计
10.1、印刷线路板的排板
印刷线路板的排板是要仔细计划的，是保证质量的重要因素。
印刷线路板的定位可以影响焊接，粘贴的质量，在波峰焊中速率的不稳定，产品的利用率和检测的速度。
10.2、多层板
多层板是印刷线路板的排板的一种，几个PCB板面朝上和相同几个PCB板面朝下的组合。
（图14）
这种板是基于标准的标记，洞或是标准板的宽度。
双层板的优点是减少计划的时间和费用，增加产能，功能和设备的利用率。
由于双层板是一样的，在第一层和第二层装配不需要重新设置，分段过程（也就是第一层做完好，做第二层）
双层板设计要考虑以下条款:
1）SMD必须是双面SMD
2）层数必须是偶数（2，4，6，8层）
3）需要的层数距离必须是对称的（如6层板:
L1~L2=L5~L6，L2~L3=L4~L5）
4）板没有盲点或坏的
5）没有盲点的行程安排
6）所有SMD元件经受住二次回流的过程
7）所有SMD元件经在二次回流的过程没有跌落（减少）
10.3、相同板的多层板
安排相同板的多层板减少了工具的费用和调整时间。
在安排中，二层或更多层在同一条生产线同时生产制作和装配。
（图15）
多层板有以下缺点:
1）问题是参考点可能在设计中混乱（如:
R1可能出现在二层或是多层中）
2）相同PN元件被每台设备贴好,增加机器数
多层板设计要考虑以下条款:
1）印刷线路板的材料和制作特性要相同
2）PCB板要分享相同的元件
3）PCB板要相同的数量（如:
主板和小板,组成相同的产品）
4）设备要易于操纵所需所有元件
5）每个板的装配过程要相同
11、分板的方法:
一般用分板的方法是刻痕,路线规划，锯,打孔,硬折断.方法的选择是依靠设计的印刷线路板和装配.有二种方法在这一章中讨论:
也就是刻痕和路线规划方法.重要的是一些设计刻痕和路线规划应用于硬折断。
刻痕用于简单旋转的刀刃设备中。
有角度金属的刀口可作为固定设备，用于切割印刷线路板。
印刷线路板的刻痕是有V型的，一个浅的和精确的凹槽在印刷线路板二边。
这样就可以完成直线的切割（由CNC机器来完成）
V型的刻痕优点如下:
1）对于整个印刷线路板是最小的浪费材料
2）当要波峰焊时，它不准焊料的溢出
3）一般不准再用另外的工具来分板
V型的刻痕缺点如下:
1）它只能是直的刀口
2）切割后，边缘很粗糙
3）它不准设计在边缘附近放置电感或元件
4）很难用于切割小板
图16是标准的V型。
建议R的厚度,=1/3T的厚度（FR4材料），或R的厚度,=1/2T的厚度（CEM3材料）。
角度A可以基于产品，但是建议小的角度来保护元件的损伤，IMI推荐是30度或60度的角度工具来切割。
同时切割线要离开电感0.5MM的距离和1。
0MM的其它元件。
上下角的最大偏差是+/-0.1MM。
另外的分板的方法是路线规划切割。
它是用刳刨机少量碾磨印刷线路板来达到分离的方法。
图17是几种分离的方法。
如果用路线规划切割后要装配的，建议用标准的板。
普通的分离的方法见下图18。
IMI建议路线规划线是寛是3。
00MM，通道是1。
6MM，路线规划线间是30到40MM。
小板（30MMX30MM）可以用四个精密的规划线0。
8MM，硬度是可以观测的。
11.1、V槽的一些缺陷是:
1.它只适用于垂直板边。
2.它有粗糙的板边残留。
3.它不允许设计时在板边附近放置线路或元件
4.它很难用在小板上。
图16是V槽的标准参数。
对于FR-4材质，建议R的厚度（剩余板厚）应为T的厚度（板厚）的1/3，对于CEM3材质，应为T的厚度（板厚）的1/2。
A（角度）可以根据生产能力进行改变，但是建议尽可能的使用小角度防止损坏导体或元件。
IMI推荐使用30度或60度作为刻痕角度，这是工具的能力。
保持线路距离V刻痕线0.5mm,并且元件距离V刻痕线1.0mm业也很重要（如同先前所讨论的）。
O（划痕偏移）限制在±
0.10mm。
另外一种常用分板方法是刨空，它使用一个刳刨机分离出线路板之间的tab，几种常用的分离Tabs的类型如图17。
如果单板贴装后使用刳刨建议使用标准tabs，普通的分离tab的详细资料如图18，IMI推荐tab之间的宽为3.00mm,tab的径为1.60mm，tab之间分离30.00mm到40.00mm。
小板（大约30.00mmX30.00mm大小）可以利用4个窄小的大约0.80mm的tabs，但是硬度要合格。
使用分离tabs的一些优点:
1.它适用于一些不规则外形和或较小的板
1.它有光滑的板边
2.元件能放置在板边附近。
连接器可以延伸至板子的边缘外部如果它不靠近tabs.
3.线路可以被放置在接近板边缘0.20mm不会出现暴露风险。
使用分离tabs的一些缺点:
1.需要额外增加刳刨和tabs的区域
2.当使用波峰焊时会存在焊锡溢出的风险
3.在刳刨过程和ESD真空系统，它也许要求增加额外的工具来保证运作时收集灰尘和碎屑
4.低产能
分离tabs是多层板消除分层和PCB贴装时有翻件、细距的BGA、CSP、或有易碎的敏感产品的首选。
12、副边
副边是指没有元件和没有部件的功能板的任何浪费区域。
（图19）
副边的目的:
1.提供在机器，工具，储存，人员过程中的可操作性
2.它作为一种额外的静电保护
3.填充不规则板之间的区域，增加板的坚固度
4.有时在组装时用于保护延伸到板子外部的元件
5.有时用于增加记号，标签和测试凭证的区域
建议在拼板的传送边两边至少有副边，从而可以适用于机器。
为了机器的箝位或用于分离tab的连接，额外的副边也许被要求在另外两边保持垂直边缘。
大的PCB板能在没有副边的情况下被构成和加工，但是没有元件和线路的空区域应该在板的侧面以便能适用于机器操作，并且可用到的工具孔和定位孔在板子内部。
推荐传送边的副边宽度为8.00mm，那里的3.00mm将被用于机器操作，5.00mm将被作为定位检查区域。
副边在前沿，后沿和板子之间可以从3.00mm-8.00mm。
13、拼板大小
几个限制拼板大小的要素包括机器能力，测试能力，元件尺寸，贴装密度，板厚，和材料利用。
对于最大厚度为4.0mm的刚性板，IMI建议拼板尺寸在50.0mmX50.0mm到250.0mmX330.0mm之间。
对于柔性线路板，建议最大尺寸200.0mmX310.0mm。
最小拼板尺寸在执行和操作过程中将不可妥协。
在必要的限制下，小于或大于建议的印制线路板大小也是可能的，但是也许需要额外的过程或特殊的工具。
COB的连接区域限制在200.0mmX100.0mm。
但是在连接区域在特殊限制之内时，拼板大小能大于这个尺寸。
对于既有SMT又有COB过程的印制线路板，建议设计一个带有若干COBstrips的拼板去形成一个大的SMT拼板。
在COB过程之前strips将被分离。
推荐拼板尺寸概要
14、工具孔
工具孔的作用是作为机械连接的参考。
它被用于组装设备和夹具。
工具孔要求相同的大小，建议大小为5.00mm。
为了防止镀铜和表面完成时厚度的变化导致的进一步变化，它将不被电镀。
15、基准点
基准点（常说的MARK点）是用于机器设别的被印制的具有艺术特征的图案。
一个基准是需要设别位置，二个基准是设别位置和旋转，三个基准是用于纠正像尺度、伸展、旋转一样的非线性变形。
为了防止相关图案的位置变化，基准将被作为印制线路传导性图案被创造在同一过程中。
标准的基准点设计是一个四周带有清除区域的填充实体圆形，因此没有其它传导性图案，焊盘和标记。
基准点和正常清除有着不同的反射特征。
小的基准点的直径标准是1.00mm而大的标准是3.00mm。
一些先进的机器能设别大约直径为0.50mm，清除直径1.00mm的较小基准点。
在使用不同于标准的基准点之前，设计者应该核对一条贴装线的机器的能力。
15.1、综合基准点
用于识别位置的全部印制图案的基准点叫做综合基准点。
为了机器设别拼板图案位置，印制线路拼板至少要求有2个综合基准点（也叫拼板基准点），放置在副边靠近拼板角落处（更适合2个对角）。
单板也可以使用综合基准点，尤其用在较大板上，供机器设别板的图案位置，放置在靠近角落处。
一直保持综合基准点的可见性是非常重要的;
元件或夹具应该不要阻碍它的可见性。
推荐综合基准点为1.50mm的圆形导体，并带有3.00mm没有焊盘和其它标记区域。
15.2、局部基准点
在印制线路内部用于设别特殊的图案的基准点叫做局部基准点。
局部基准点通常被用做放置贴装精确要求相当高的元件的参考，如BGA，LGA，CSP，flip-chip,或其它精密元件和通常被放置在靠近角落的元件。
推荐至少使用2个基准点用做纠正传输和转动偏移量。
不像综合基准点，局部基准点能被放置在图案的周围的内部，那里贴装后也许被元件阻碍它的可见性，但是在那里综合基准点应该是可见的。
推荐的局部基准点为1.00mm的圆形导体，并带有2.00mm没有焊盘和其它标记区域。
如果需要使用较小的基准点大小，设计者将要核实贴装能力。
16、工具孔和基准点位置
尽可能防止错误装载方向可能导致损坏，保持工具孔和非对称基准点的位置是重要的。
工具孔和基准点也许依赖拼板上其他现有特征，如可用到的副区域，V-cut,和元件可能阻碍它的可见性。
升级会员 