74系列芯片大全Word文件下载.docx
《74系列芯片大全Word文件下载.docx》由会员分享，可在线阅读，更多相关《74系列芯片大全Word文件下载.docx（12页珍藏版）》请在冰豆网上搜索。
Vcc-4C4A4Y-3C3A3Y
_│141312111098│
Y=A+C）│四总线三态门74LS125
-1C1A1Y-2C2A2YGND
Vcc-GB1B2B3B4B8B6B7B8
┌┴—┴—┴—┴—┴—┴—┴—┴—┴—┴┐8位总线驱动器74LS245
│20191817161514131211│
）│DIR=1A=>
B
│12345678910│DIR=0
B=>
A
└┬—┬—┬—┬—┬—┬—┬—┬—┬—┬┘
DIRA1A2A3A4A5A6A7A8GND
页首非门,驱动器与门,与非门或门,或非门异或门,比较器译码器寄存器
正逻辑与门,与非门:
Vcc4B4A4Y3B3A3Y
Y=AB）│2输入四正与门74LS08
1A1B1Y2A2B2YGND
__│141312111098│
Y=AB）│2输入四正与非门74LS00
Vcc1C1Y3C3B3A3Y
___│141312111098│
Y=ABC）│3输入三正与非门74LS10
1A1B2A2B2C2YGND
VccHGY
）│8输入与非门74LS30
│1234567│________
└┬—┬—┬—┬—┬—┬—┬┘Y=ABCDEFGH
ABCDEFGND
正逻辑或门,或非门:
374系列芯片资料
│12345678910│
CEA1B1A2B2A3B3A4B4GND
_
Y=A1⊙B1+A2⊙B2+A3⊙B3+A4⊙B4+A5⊙B5+A6⊙B6+A7⊙B7+A8⊙B8
寄存器:
Vcc2CR2D2Ck2St2Q-2Q
┌┴—┴—┴—┴—┴—┴—┴┐双D触发器74LS74
│141312111098│
）│
1Cr1D1Ck1St1Q-1QGND
Vcc8Q8D7D7Q6Q6D5D5QALE
┌┴—┴—┴—┴—┴—┴—┴—┴—┴—┴┐8位锁存器74LS373
-OE1Q1D2D2Q3Q3D4D4QGND
--------------------------------------------------------------------------------
型号器件名称厂牌[数据表]
SN7400四2输入端与非门TI[DATA]
SN7401四2输入端与非门（OC）
SN7402四2输入端或非门TI[DATA]
SN7403四2输入端与非门（OC）TI[DATA]
SN7404六反相器TI[DATA]
SN7405六反相器（OC）TI[DATA]
SN7406六高压输出反相器（OC,30V）TI[DATA]
SN7407六高压输出缓冲,驱动器（OC,30V）TI[DATA]
SN7408四2输入端与门TI[DATA]
SN7409四2输入端与门（OC）TI[DATA]
SN7410三3输入端与非门TI[DATA]
SN7412三3输入端与非门（OC）TI[DATA]
SN7413双4输入端与非门TI[DATA]
SN7414六反相器TI[DATA]
SN7416六高压输出反相缓冲/驱动器TI[DATA]
SN7417六高压输出缓冲/驱动器（OC,15V）TI[DATA]
SN7420双4输入端与非门TI[DATA]
SN7422双4输入端与非门（OC）TI[DATA]
SN7423可扩展双4输入端或非门TI[DATA]
SN7425双4输入端或非门TI[DATA]
SN7426四2输入端高压输出与非缓冲器TI[DATA]
SN7427三3输入端或非门TI[DATA]
SN7428四2输入端或非缓冲器TI[DATA]
SN74308输入端与非门TI[DATA]
SN7432四2输入端或门
常见数字逻辑器件中文注解
74系列：
：
74LS00TTL2输入端四与非门
74LS01TTL集电极开路2输入端四与非门
74LS02TTL2输入端四或非门
74LS03TTL集电极开路2输入端四与非门
74LS04TTL六反相器
74LS05TTL集电极开路六反相器
74LS06TTL集电极开路六反相高压驱动器
74LS07TTL集电极开路六正相高压驱动器
74LS08TTL2输入端四与门
74LS09TTL集电极开路2输入端四与门
74LS10TTL3输入端3与非门
74LS107TTL带清除主从双J-K触发器
74LS109TTL带预置清除正触发双J-K触发器
74LS11TTL3输入端3与门
74LS112TTL带预置清除负触发双J-K触发器
74LS12TTL开路输出3输入端三与非门
74LS121TTL单稳态多谐振荡器
74LS122TTL可再触发单稳态多谐振荡器
74LS123TTL双可再触发单稳态多谐振荡器
74LS125TTL三态输出高有效四总线缓冲门
74LS126TTL三态输出低有效四总线缓冲门
74LS13TTL4输入端双与非施密特触发器
74LS132TTL2输入端四与非施密特触发器
74LS133TTL13输入端与非门
74LS136TTL四异或门
74LS138TTL3-8线译码器/复工器
74LS139TTL双2-4线译码器/复工器
74LS14TTL六反相施密特触发器
74LS145TTLBCD—十进制译码/驱动器
474系列芯片资料
74LS15TTL开路输出3输入端三与门
74LS150TTL16选1数据选择/多路开关
74LS151TTL8选1数据选择器
74LS153TTL双4选1数据选择器
74LS154TTL4线—16线译码器
74LS155TTL图腾柱输出译码器/分配器
74LS156TTL开路输出译码器/分配器
74LS157TTL同相输出四2选1数据选择器
74LS158TTL反相输出四2选1数据选择器
74LS16TTL开路输出六反相缓冲/驱动器
74LS160TTL可预置BCD异步清除计数器
74LS161TTL可予制四位二进制异步清除计数器
74LS162TTL可预置BCD同步清除计数器
74LS163TTL可予制四位二进制同步清除计数器
74LS164TTL八位串行入/并行输出移位寄存器
74LS165TTL八位并行入/串行输出移位寄存器
74LS166TTL八位并入/串出移位寄存器
74LS169TTL二进制四位加/减同步计数器
74LS17TTL开路输出六同相缓冲/驱动器
74LS170TTL开路输出4×
4寄存器堆
74LS173TTL三态输出四位D型寄存器
74LS174TTL带公共时钟和复位六D触发器
74LS175TTL带公共时钟和复位四D触发器
74LS180TTL9位奇数/偶数发生器/校验器
74LS181TTL算术逻辑单元/函数发生器
74LS185TTL二进制—BCD代码转换器
74LS190TTLBCD同步加/减计数器
74LS191TTL二进制同步可逆计数器
74LS192TTL可预置BCD双时钟可逆计数器
74LS193TTL可预置四位二进制双时钟可逆计数器
74LS194TTL四位双向通用移位寄存器
74LS195TTL四位并行通道移位寄存器
74LS196TTL十进制/二-十进制可预置计数锁存器
74LS197TTL二进制可预置锁存器/计数器
74LS20TTL4输入端双与非门
74LS21TTL4输入端双与门
74LS22TTL开路输出4输入端双与非门
74LS221TTL双/单稳态多谐振荡器
74LS240TTL八反相三态缓冲器/线驱动器
74LS241TTL八同相三态缓冲器/线驱动器
74LS243TTL四同相三态总线收发器
74LS244TTL八同相三态缓冲器/线驱动器
74LS245TTL八同相三态总线收发器
74LS247TTLBCD—7段15V输出译码/驱动器
74LS248TTLBCD—7段译码/升压输出驱动器
74LS249TTLBCD—7段译码/开路输出驱动器
74LS251TTL三态输出8选1数据选择器/复工器
74LS253TTL三态输出双4选1数据选择器/复工器
74LS256TTL双四位可寻址锁存器
74LS257TTL三态原码四2选1数据选择器/复工器
74LS258TTL三态反码四2选1数据选择器/复工器
74LS259TTL八位可寻址锁存器/3-8线译码器
74LS26TTL2输入端高压接口四与非门
74LS260TTL5输入端双或非门
74LS266TTL2输入端四异或非门
74LS27TTL3输入端三或非门
74LS273TTL带公共时钟复位八D触发器
74LS279TTL四图腾柱输出S-R锁存器
74LS28TTL2输入端四或非门缓冲器
74LS283TTL4位二进制全加器
74LS290TTL二/五分频十进制计数器
74LS293TTL二/八分频四位二进制计数器
74LS295TTL四位双向通用移位寄存器
74LS298TTL四2输入多路带存贮开关
74LS299TTL三态输出八位通用移位寄存器
74LS30TTL8输入端与非门
74LS32TTL2输入端四或门
74LS322TTL带符号扩展端八位移位寄存器
74LS323TTL三态输出八位双向移位/存贮寄存器
74LS33TTL开路输出2输入端四或非缓冲器
74LS347TTLBCD—7段译码器/驱动器
74LS352TTL双4选1数据选择器/复工器
74LS353TTL三态输出双4选1数据选择器/复工器
74LS365TTL门使能输入三态输出六同相线驱动器
74LS366TTL门使能输入三态输出六反相线驱动器
74LS367TTL4/2线使能输入三态六同相线驱动器
74ls74中文资料
74LS74内含两个独立的D上升沿双d触发器，每个触发器有数据输入（D）、置位输入（
）复位输入（
）、时钟输入（CP）和数据输出（Q、
）。
、
的低电平使输出预置或清除，而与其它输入端的电平无关。
当
均无效（高电平式）时，符合建立时间要求的D数据在CP上升沿作用下传送到输出端。
74ls74功能表:
输
入
输出
SD
RD
CP
D
Qn＋1
1
×
φ
↑
↓
Qn
图174ls74引脚图
实验：
用74LS74构成4位寄存器
一个D触发器可实现一位二进数的存储，因此应采用4个D触发器实现4位寄存器。
由于要实现移位寄存，4个D触发器之间应相互联接。
（1）首先在图2中完成相应的联线，构成可实现并入并出、串入串出、并入串出、串入并出的多功能移位寄存。
按图接好电路。
（2）D3D2D1D0分别接逻辑开关，Q3Q2Q1Q0接发光二极管；
（3）先清零；
（4）按下列要求，实现相应功能，观察结果，并描述工作过程。
并入并出：
使数据输入端D3D2D1D0=1011，给CP端输入一个正单脉冲，观察Q3Q2Q1Q0发光二极管的状态，、将结果填入表中。
并入串出：
使数据输入端D3D2D1D0=1011，给CP端输入4个正单脉冲，观察Q3端发光二极管的状态，将结果填入表6中。
串入并出：
使数据输入端D0分别为1011，同时通过给CP端输入正单脉冲将D0端的4个数据送入寄存器。
观察Q3Q2Q1Q0端发光二极管的状态，将结果填入表中。
串入串出：
使数据输入端D0分别为1011，同时通过给CP端输入正单脉冲，将D0端的4个数据送入寄存器。
在CP端输完8个脉冲后，观察Q3端发光二极管的状态，将结果填入表2中。
D3D2D1D0=1011
1个CP脉冲
Q3Q2Q1Q0=
结论：
并入串出
4个CP脉冲
Q3=
结论
串入并出
D3=1011
串入串出
8个CP脉冲
图2
升级会员 