基于PLL芯片的FSK调制解调模块电路设计设计Word格式文档下载.docx
《基于PLL芯片的FSK调制解调模块电路设计设计Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《基于PLL芯片的FSK调制解调模块电路设计设计Word格式文档下载.docx（36页珍藏版）》请在冰豆网上搜索。
指导教师签名：
日 期：
使用授权说明
本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：
按照学校要求提交毕业设计（论文）的印刷本和电子版本；
学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；
学校可以采用影印、缩印、数字化或其它复制手段保存论文；
在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。
作者签名：
日 期：
学位论文原创性声明
本人郑重声明：
所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。
除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。
对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。
本人完全意识到本声明的法律后果由本人承担。
日期：
年月日
学位论文版权使用授权书
本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。
本人授权 大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。
涉密论文按学校规定处理。
日期：
导师签名：
日期：
第一章绪论
本次毕业设计设计的是一个基于锁相环芯片的2FSK信号的数字调制解调电路，功能是实现输入一个数字信号，经过一个由锁相环芯片构成的调制系统，输出一个2FSK信号，该信号再通过一个由锁相环芯片构成的解调系统，输出原数字信号。
本章将介绍本次设计的设计背景和设计目的及意义。
一.3锁相环及频移键控产生与设计背景
锁相环是线性电路。
1965年锁相环成为集成电路。
第一个锁相环是通过分立元件构成的。
其中第一个锁相环是基于半导体技术的线性器件。
它采用一个模拟乘法器作为鉴相器，用有源或者无源RC滤波器作为环路滤波器，由压控振荡器产生输出信号。
1970年，出现了第一个可以使用的数字锁相环。
但是只有其中的鉴相器是逻辑电路，用一个异或门网络或者一个JK触发器作为鉴频器。
其他如压控振荡器，环路滤波器还是模拟电路。
几年之后出现了全数字的锁相环，其中所有的模块均由数字功能模块组成，其中不再包含任何无源元件。
PLL集成环路在频率合成，调制解调，电视机彩色副载波提取，遥控系统，FM解码等很多方面都有应用。
为了有效的利用频带资源，所以在无线信道和光信息中需要把数字基带信号的频谱调制到一个合适的频段之后送入相应的信道中再进行传输。
和模拟信号对正弦波的调制一样，数字信号对正弦波的3个参数振幅，频率，相位，进行调制被称为数字调制。
与基带传输系统相对应的，数字调制系统被称为频带传输系统。
数字调制以后的调制波是M进制已编码的数字基带脉冲序列。
用数字信号的离散值作为电键来控制载波的振幅或者频率和相位是其调制过程。
其中，控制载波的频率即为频移键控FSK。
一.4设计目的与意义
本次设计的目的是：
掌握电子系统的一般设计方法，深入理解基本电路结构，为进一步理解现代电路设计打下基础，进一步理解2FSK信号调制解调原理，进行实物制作与调试，分析实际与理论的差异。
深入理解基本电路结构，为进一步理解现代电路设计打下基础。
作为信道编码器的FSK调制解调器在现代通信系统中有着重要的地位。
例如，计算机通过电话线进行远程通信时，通常都是借助于FSK调制解调器，把电脑上的数据调制到音频上，再通过电话线进行传送。
无线数字通信系统中，通常也是采用FSK调制解调器进行数字信号基带调制。
所以，在现代通信中，FSK调制解调器是大多数数字通信系统中最重要最不可或缺的组成部分。
能够实现FSK调制解调的方式有很多，其中我们可以通过用通用集成锁相环进行FSK调制解调器的设计。
它有如下优点：
可以利用较少的电路元件实现FSK的调制解调，成本很低。
工作原理简单，易于实现，由于CMOS集成锁相环的优越性能，使得整体电路的体积减小，调试与维护容易。
第二章锁相环工作原理及FSK调制解调原理
锁相环（Phase-LockedLoops,即PLL）电路使一个特殊系统跟踪另外一个系统。
进一步来说，锁相环是一个使由振荡器产生的输出信号与参考信号或输入信号在相位和频率上同步的电路。
锁相环分为线性锁相环（LPLL）、数字锁相环（DPLL）、全数字锁相环（ADPLL）。
FSK（Frequency-shiftkeying），即频移键控。
用二进制数字序列中的“1”或“0”控制输出不同频率载波得到的信号，称为二进制频移键控2FSK信号。
是数字信号通信领域广泛应用的技术之一。
在中速调制解调器中广泛应用二进制FSK。
在这一章中将介绍一些有关于锁相环及频移键控的基本工作原理。
二.3关于锁相环
二.3.1锁相环的工作原理
锁相环的工作原理可以用一个线性锁相环为例进行说明。
锁相环包含三个模块：
压控振荡器，即VCO；
鉴相器，即PD；
环路滤波器，即LF。
如图2-1所示。
在有些锁相环中还包括分频器。
鉴相器把周期性的输入信号的相位与压控振荡器输出信号的相位进行比较，鉴相器的输出信号是这两个输入信号之间相位误差的度量，获得的输出信号
近似正比于相位误差
。
该输出信号
包含直流分量和叠加的交流分量，大多数情况下，我们不希望存在交流分量所以我们要用低通滤波器滤除交流分量，该输出信号由环路滤波器进行滤波，滤除叠加的交流分量。
而环路滤波器的输出被用作控制电压送入压控振荡器VCO。
控制电压改变VCO的频率，减小与输入信号之间的相位差。
经过一定建立时间以后，VCO振荡频率会和输入信号频率完全相同。
最终的相位误差将减小到0或者一个固定值。
鉴相器的输出信号与两个输入信号的相位差成比例。
在混合信号系统中主要使用三种鉴相器异或门、边沿触发的JK触发器、鉴频鉴相器的电路，即PFD。
鉴相器的输出信号
包含很多分量，环路处于锁定状态时，这些分量中有一项为直流分量且近似与相位误差
成比例，剩下的分量都是交流分量。
因为这些更高频率的分量均为不需要的信号，所以他们要被环路滤波器滤除。
由于环路滤波器必须让低频通过而抑制高频分量，所以，环路滤波器必须是一个低通滤波器。
最常用的一阶滤波器有：
无源超前滞后滤波器，有源超前滞后滤波器，有源比例积分滤波器。
压控振荡器输出信号的弧度频率
正比于控制信号
，可以表示为
（2-1）
称为VCO增益；
单位是rad/s·
V。
是锁相环的中心频率。
图2-2为VCO的理想特性曲线图（
和
）。
假设控制信号的范围关于点
对称。
对于这个理想的VCO，在
时输出频率为0，在
时输出频率等于
但是实际的VCO特性并不是这样，大多数VCO都是采用单极性电源供电。
假设电源电压为
，那么
的取值范围必须介于0和
之间。
实际的VCO工作在中心频率时，控制信号等于电源电压的一半，即
为了保持数学上的一致性，对于单电源供电，式（2-1）应该改写为
（2-2）
图2-1PLL模块图
图2-2VCO特性
二.3.2锁定状态下锁相环的数学模型
如果假设锁相环已经锁定，并且在以后一段时间内一直处于锁定状态，我们就可以给系统建立线性数学模型。
其相位传输函数
可以表示为输入信号相位
和输出信号相位
之间的关系
（2-3）
其中，
是
的拉普拉斯变换，
的拉普拉斯变换。
在锁定状态下鉴相器的输出信号
，可以被表示成
（2-4）
所以鉴相器的数学模型是一个增益为
的简单的零阶模块。
鉴相器的传输函数
（2-5）
VCO的角频率可以被表示为
（2-6）
可以利用对频率变化
积分得到相位
（2-7）
因此，VCO的传输函数
（2-8）
对与相位信号来说VCO可以简单地视为一个积分器，那么我们可以得出锁定状态的数学模型如图2-3所示。
图2-3锁定状态锁相环的数学模型
二.3.3未锁定状态下的锁相环性能
线性锁相环的线性模型只在锁相环处于锁定状态时有效。
如果锁相环失锁，它的数学模型会变得非常复杂，表现为非线性。
想要使锁相环系统保持相位跟踪，必须满足以下三个条件：
（1）参考信号的角频率必须在同步范围内。
（2）锁相环参考输入端施加的频率阶跃的最大值必须小于拉出范围。
（3）参考信号的频率变化速率必须小于
无论什么时候，只要不满足上述三个条件之一，锁相环就会失锁。
在锁相环中有四个关键的参数可以规范锁相环工作的频率范围：
（1）同步范围。
这是锁相环能够静态的保持相位跟踪的频率范围。
只有在这个范围内，锁相环才能有条件的保持稳定。
（2）拉出范围。
这是锁相环稳定工作的动态界限。
如果在这个范围内跟踪丢失，一般情况下锁相环还能再次锁定，但如果是捕捉过程，这个过程会比较慢。
（3）捕捉范围。
在此范围内锁相环总能回到锁定状态，但过程会更加缓慢。
（4）锁定范围。
在这个范围内，锁相环可以在参考频率和输出频率之间的一个单排音内锁定。
通常情况下，锁相环的工作频率范围限制在锁定范围。
除此之外，还定义了一些锁相环达到锁定所需的时间的相关参数：
（1）锁定时间。
这是捕获过程为一个锁定过程是锁相环达到锁定需要的时间。
（2）捕捉时间。
这是当捕获过程为一个捕捉过程是锁相环达到锁定需要的时间。
二.4频移键控FSK
FSK（频移键控）是常用于调制解调器的一种调制方法FSK信号可以在基带传输，也可以用于调制载波。
已调信号的时域表达式为
（2-9）
式中，
为单极性不归0的矩形脉冲信号，
为
的反码，若只考虑在一个码元的持续时间内，则
（2-10）
输入序列为100101时，已调2FSK的输出波形如图所示，图2-4中
代表1，
代表0。
图2-42FSK输出波形
对于矩形脉冲序列频移键控调制器可以采用模拟信号调频电路实现，也可以采用键控法，即用输入二进制序列去控制两个独立的载波发生器，序列中的1码控制输出载波频率
0码控制输出载波频率
.两种调制器的框图分别如图2-5，图2-6所示。
图2-5模拟信号调制信号
图2-6键控法
频移键控信号的解调也可以采用相干解调或非相干解调，原理与二进制序列幅移键控信号的解调相同，如图2-7及图2-8所示。
图2-72FSK信号相干解调原理框图
输入
图2-82FSK信号非相干解调原理框图
图2-9为非相干解调原理框图的各点波形。
图2-7中的抽样判决电路是一个比较器，对上下两支路低通滤波器送出的信号电平进行比较，如果上支路输出的信号大于下支路，则判为1码。
图2-9非相干解调原理框图对应的各点波形
解调2FSK信号还可以用鉴频法、过零检测法及差分检波法等。
其中过零检测法的基本思想是，利用不同频率的正弦波在一个码元间隔内过零点数目的不同，来检测已调波中频率的变化。
其原理框图几个点波形如图2-10所示。
图2-102FSK信号过零检测原理框图及波形
图2-10中限幅器将接收序列整形为矩形脉冲，送入微分和整流，得到尖脉冲（尖脉冲的个数代表了过零点数），在一个码元间隔内尖脉冲数目的多少直接反映载波频率的高低，所以只要将其展宽为具有相同宽度的矩形脉冲，经低通滤波器滤除高次谐波之后，两种不同的频率就转换成了两种不同幅度的信号，送入抽样判决器即可恢复原序列信息。
第三章基于PLL芯片的FSK调制与解调模块的设计原理
将在本章中主要讨论有关FSK调制解调的一些设计思路，工作原理，常用实现办法以及它们之间的优缺点。
三.3基于PLL芯片的FSK调制模块设计
三.3.1基于PLL芯片的FSK调制模块原理
锁相环应用于FSK调制的电路大致分为两类，一种是频率合成法，一种是直接移频法。
频率合成法的主要思路是，当FSK调制信号所需的两个频率
均已产生，就可以利用锁相环得到相位连续的FSK信号。
调制其框图如图3-1所示。
数字信号控制能够产生频率分别为
的两个振荡器。
当数字信号为“1”时则输出频率为
的波形，当数字信号为“0”时，输出频率为
的波形。
锁相环的压控振荡器的输出频率适中跟踪并锁定在输入信号的频率上。
通过这种方式就可以产生FSK的调制信号。
直接移频法的主要思路是用数字调制信号直接改变压控振荡器的振荡频率来实现FSK信号调制。
其原理框图如图3-2所示。
当VCO的控制电压在一定的范围内时，VCO的振荡频率如式（2-1）。
由于
为常量，所以当VCO处于线性工作范围时，只要改变VCO的控制电压为一个合适值，就能得到所要的FSK调制频率。
这种FSK调制器的频率稳定度主要由VCO的外部元件确定。
相比于频率合成法，直接频移法的FSK调制器的振荡源只有一个压控振荡器，所以其电路参数非常容易调整，也有较高的工作稳定性。
同时，由于调制器的外围电路很少，所以工作可靠性也很高。
这种调制器性能好，成本低。
图3-1频率合成法FSK信号调制原理框图
图3-2直接频移法FSK信号调制原理框图
三.4基于PLL芯片的FSK解调模块设计
三.4.1基于PLL芯片的FSK解调模块原理
当我们把一个已经经过频率调制的输入信号加到PLL时，为了保持环路锁定，VCO频率就会对输入频率进行密切跟踪。
在两个频率之间来回跟踪并且锁定。
由于VCO的频率正比于控制电压，所以信号调制波形和控制电压几乎相同。
这样，调制信号就可以从VCO控制电压中恢复出来。
其原理框图如图3-3所示。
调制信号输入至PLL的参考信号引脚中，由VCO产生的信号输入至相位比较器输入信号引脚中，两个信号通过相位比较器之后由于相互之间的相位差产生一个输出方波，该方波通过滤波器之后成为直流电压，作为VCO控制电压送回VCO输入引脚，控制VCO产生的信号的频率，经过一定时间之后完成对该输入信号的锁定。
由于输入信号的频率在两个频率之间不断变化，所以PLL也在两个不同的频率之间不断的跟踪锁定，从而完成解调。
图3-3FSK解调原理框图
第四章器件选用及电路原理
在本章中主要介绍在本次设计中用到的器件以及模块电路，工作原理及具体实现办法。
在本次设计中选用了两片由TI公司生产的型号为CD4046的PLL芯片，其中一片作为调制主控芯片，一片作为解调主控芯片。
在有源滤波器的设计中选用的运放的芯片为最常见的LM324芯片，在电压比较器当中所使用的运放芯片也是LM324。
四.3CD4046在本次设计中的应用
在本次设计中，选用的PLL芯片为由TI公司生产的CD4046。
在该芯片中包含一个压控振荡器和两个相位比较器。
其中两个相位比较器分别为由异或网络构成的相位比较器和由边沿触发的JK触发器构成的相位比较器。
芯片引脚图如图4-1所示。
过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高（约100
），动态功耗小，在中心频率
为10kHz下功耗仅为600
，属微功耗器件。
采用16脚双列直插式，各引脚功能如表1-1所示。
图4-1CD4046管脚图
CD4046内部还有线性放大器和整形电路，可将14脚输入的100mV左右的微弱输入信号变成方波或脉冲信号送至两相位比较器。
源跟随器是增益为1的放大器，VCO的输出电压经源跟随器至10脚作FM解调用。
齐纳二极管可单独使用，其稳压值为5V，若与TTL电路匹配时，可用作辅助电源。
表1-1CD4046引脚功能表
符号
引脚
名称功能
1
输出端（相位脉冲输出）相位比较器2输出的相位差信号，为上升沿控制逻辑。
环路入锁时为高电平，环路失锁时为低电平。
14
相位比较器输入端（基准信号输入），相位比较器输入信号，输入允许将0.1V左右的小信号或方波信号在内部放大并再经过整形电路后，输出至相位比较器。
3
相位比较器输入端（比较信号输入）通常PD来自VCO的参考信号。
2
PDⅠ输出端相位比较器1输出的相位差信号，它采用异或门结构，即鉴相特性为。
13
PDⅡ输出端相位比较器Ⅱ的输出端，它采用，上升沿控制逻辑。
9
压控振荡器的控制端。
4
压控振荡器输出端。
5
VCO禁止端，1有效控制信号输入，高电平时禁止，低电平时允许压控振荡器工作。
11
VCO外接电阻R1。
12
VCO外接电阻R2。
6.7
并接振荡电容C1，以控制VCO的振荡频率。
10
解调信号输出端。
15
内部独立的齐纳稳压二极管负极。
CD4046工作原理如下：
输入信号
从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图4-1开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号
与输入信号
作相位比较，从相位比较器输出的误差电压
则反映出两者的相位差。
经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率
，使
迅速逼近信号频率
VCO的输出又经除法器再进入相位比较器Ⅰ，继续与
进行相位比较，最后使得
＝
，两者的相位差为一定值，实现了相位锁定。
四.3.1VCO模块
VCO模块需要一个接在C1A和C1B之间的电容C1和一个接在R1和地之间的电阻R1。
或者需要一个接在C1A和C1B之间的电容，一个接在R1和地之间的电阻和一个接在R2和地之间的电阻R2。
其中，R1和C1决定VCO的振荡频率。
R2决定了提供给VCO的偏置频率。
VCO的高输入阻抗使得在设计滤波器时可以有很宽的电阻电容选择范围。
VCO输入的检波器输出在第10脚。
如果这个引脚被用到的话，需要一个电阻Rs连接在第10脚和地之间。
如果不用该引脚的话，就把该引脚开路。
VCO的输出端可以直接连接在相位比较器的输入端，或者可以再中间接一个分频器。
VCO输出信号的占空比50%。
当INH脚为低电平时，VCO及其检波器被使能。
典型的和R1，C1相关的VCO的中心频率如图4-2所示。
图4-2CD4046典型中心频率
四.3.2鉴相器模块
相位比较器I是由异或网络构成的。
参考信号和比较器输入信号的占空比必须都为50%。
只有这样才能获得最大的锁定范围。
通过低通滤波器被回送到VCO输
升级会员 