电工电子综合实验 南理工Word格式.docx

电工电子综合实验 南理工Word格式.docx

《电工电子综合实验 南理工Word格式.docx》由会员分享，可在线阅读，更多相关《电工电子综合实验 南理工Word格式.docx（15页珍藏版）》请在冰豆网上搜索。

图4.1电路原理框图

下面对计时器的工作原理按其组成进行说明。

1．脉冲发生电路

脉冲发生电路是为计时器提供计数脉冲的，因为设计的是计时器，所以需要产生1Hz的脉冲信号。

这里采用NE555集成电路和分频器CD4040构成。

2．计时电路

计时电路钟的计数器，可以采用二-十进制加法计数器CD4518实现。

60秒为1分，将分和秒的个位、十位分别在七段数码显示器上显示出来，从0分0秒到59分59秒，然后重新计数。

3．译码显示电路

译码器可以采用CD4511通过电阻来驱动共阴极显示器。

4．报时电路

电路每小时进行一次报时，从59分53秒开始报时，每隔一秒发一声，共三声低音、一声高音。

即59分53秒、59分55秒、59分57秒为低音，59分59秒为高音。

需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号，进行报时即可。

5．校分电路

电路中存在一个开关，当开关打到“正常”档时，计数器正常计数；

当开关打到“校分”档时，分计数器进行快速校分（即分计数器可以不受秒计数器的进位信号控制，而选通一个频率较快的校分信号进行校分），而秒计数器保持。

在任何时候，拨动校分开关，可以进行快速校分。

即令计时器分为快速计数，而秒位保持。

6．清零电路

在任何时刻，拨动清零开关，可以进行计数器的清零。

清零电路在设计时是与计时电路同时进行的，在设计计时电路时需要与清零电路结合起来进行。

五，实验器件功能表及引脚图：

电路中所用的器件有：

NE555集成电路1片、CD4040集成电路1片、CD4518集成电路2片、CD4511集成电路4片、74LS74集成电路1片、74LS00集成电路3片、74LS20集成电路1片、74LS21集成电路2片、双字数码管显示器2个、阻值为150Ω的电阻4只、阻值为1kΩ和3kΩ的电阻各1只，容值为0.047μF的电容1只。

下面分别介绍所用器件以及它们所构成的电路：

1．NE555集成电路

NE555是在电子科技行业广为应用的一种集成电路，用途十分广泛。

在本电路中，构成时钟发生器，是整个电路的核心。

引脚图如图5.1所示：

VccVo’Vi1CO

VssVi2VoRD

图5.1NE555引脚图

其中引脚1为接地端，引脚2和引脚6为输入端，引脚3为输出端，引脚4为复位清零端，引脚5为调整端（通常空置或通过一个电容接地），引脚7位放电端，引脚8为电源。

其内部结构如图5.2所示。

图5.2NE555内部结构电路

2.CD4040集成电路

CD4040是一种常用的12分频集成电路。

当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路中利用其与NE555组合构成脉冲发生电路。

其内部结构图如图5.3所示

图5.3CD4040集成电路内部结构图

引脚图如图5.4所示。

图5.4CD4040引脚图

其中VDD为电源输入端，VSS为接地端，CP端为输入端，CR为清零端，Q1~Q12为输出端，其输出信号频率分别为输入信号频率的2-1~2-12。

3.CD4518集成电路

CD4518时一种常用的8421BCD码加法计数器。

每一片CD4518集成电路中集成了两个相互独立的计数器，每个计数器的内部结构图如图5.5所示。

图5.5CD4518内部结构图

引脚图如图5.6所示。

图5.6CD4518引脚图

CD4518逻辑功能如表5.1所示。

输入

输出

CR

CP

EN

Q3

Q2

Q1

Q0

清零

1

×

计数

↑

BCD码加法计数

保持

↓

表5.1CD4518功能表

4.CD4511集成电路

CD4511是一种8421BCD码向8段数码管各引脚码的转换器。

当在其四个输入端输入8421BCD码时，其7个输出端可直接输出供7段数码管使用的信号。

其引脚图如图5.7所示。

图5.7CD4511引脚图

功能表如表5.2所示：

LE

D

C

B

A

g

f

e

d

c

b

a

字符

测灯

8

灭零

消隐

锁存

显示LE=0→1时数据

译码

2

3

4

5

6

7

9

表5.2CD4511逻辑功能表

5.共阴级8段数码管：

其引脚图如图5.8所示：

图5.8共阴级8段数码管

考虑到限流，使用时需将数码管的两个GND与150Ω的电阻相连后接地，其他引脚与CD4511的相应引脚相连即可

6.74LS74集成电路

74LS74集成电路是一种D触发器。

其引脚图如图5.9所示：

图5.974LS74引脚图

由图可见，每片74LS74中集成了两个D触发器。

由于电路中只需要用到一个D触发器，故假设用到74LS74中的1号触发器。

74LS74的功能表如表5.3所示：

置“1”

送“0”

送“1”

不允许

不确定

表5.374LS74功能表

由其功能表可知，当CP端接入时钟，

和

端接入高电平，D端接入输入信号时，在每个时钟的下降沿时刻输出Q都输出与输入D相同的电平，而

输出相反的电平。

由于D触发器的输出端只在时钟的上升沿变化，而其他时刻保持上一次的电平，故可以用其构成防颤抖电路，在校分电路中有其应用。

7.74LS00、74LS20、74LS21集成电路

47LS00是一种十分常见的集成电路，其中集成了4个与非门。

其引脚图如下：

图5.1074LS00引脚图

74LS20同样是一种与非门集成电路，它的每个与非门有4个输入端。

图5.1174LS20引脚图

74LS20是一种4输入与门集成电路，其引脚图如下：

图5.1274LS21引脚图

从以上三个引脚图中我们可以很清楚的看出它们的内部结构以及其逻辑功能。

在此计时器电路中，这三种集成电路都主要用于报时电路。

另外，74LS00同样在前面已经提到的校分电路和计时电路中也有一定的作用。

六，实验电路图：

1.信号发生器：

当将NE555连结成图6.1所示的自激多谐振荡电路时，输出端为周期矩形波。

图6.1周期矩形波发生电路

将图6.1中电阻和电容的数值代入上式，可得T=0.228ms，将图6.1所示电路的输出端接至CD4040的输入端，则可以在Q12输出端得到频率大致为1Hz的方波信号。

另外，在Q11、Q3、Q2三个输出端得到频率大致为2Hz、500Hz和1kHz的信号。

由此，脉冲发生电路部分如图6.2所示。

图6.2脉冲发生电路

2.计时器电路：

（包含清零电路）

两个集成电路可用一片4518所集成的两个计数器。

分别用作个位计数器和十位计数器。

由CD4040所输出的1Hz的时钟信号，每当时钟信号出现下降沿则计数器加1。

当清零端输入0，EN端输入时钟信号且CP端为0时计数器进行计数。

当输出为1001时需要对十位进位，考虑Q3端当且仅当输出由1001变为0000时出现下降沿，于是直接将Q3端作为十位计数器的输入时钟信号。

考虑电路清零模块，所以当使用其作为分和秒的个位进行计数时不需对其进行反馈清零，而用其进行分和秒的十位计数时，需要在Q3Q2Q1Q0输出0110时对其进行清零（因为CD4518是异步清零）。

使用两个与非门（图中空置的输入端为清零输入端）。

当CD4518这就使得其在短暂输出0110后立即被清零成0000。

由于计时器分秒工作原理基本一致，所以秒的计数器电路图如下：

图6.3计时器秒位电路结构

同时考虑当且仅当十位输出由0101经过短暂的0110变为0000时Q2输出一个下降沿，于是利用其通过校分电路向分钟位进位。

3.显示电路：

根据CD4511的逻辑功能表可知，当

输入为1而LE输入为0时其7个输出端分别输出一定的信号。

所以只需将这些信号接入8段数码管相对应的引脚即可使其显示我们所需要的数字。

然而实际上需要在每个显示器的GND相应的接入一个阻值为150Ω的电阻以防电流过大使数码管烧毁。

由此可得，显示部分电路如图6.4所示。

图6.4显示部分电路

图中左侧四个输入端分别连接CD4518的4个输出端。

这样8段数码管就可以正常显示计数器所记载的数字编码了。

由于电路的显示部分不会出现小数，故8端数码管的小数点引脚悬空。

4.校分电路：

图6.5校分电路

图中输出端直接与分计时器的个位时钟端相连接。

正常计时状态下，开关连接高电平，此时Q端输出高电平，总输出端的信号与秒的十位进位信号相同。

当开关连接低电平时，Q端输出低电平，总输出端输出信号为2Hz的时钟信号。

此电路防颤抖的原理在于：

当开关在两种状态之间转换时，由于机械振动，在很短的时间中（常为几毫秒）会在高低电平之间来回波动，相应的产生几个上升沿。

如果直接将开关的输出端直接连接至分个位的时钟的话，这些上升沿将导致它瞬间跳变几个数值。

然而在加上D触发器之后，由于在没有时钟上升沿的时候，输出信号保持，而其时钟频率相对与颤抖频率是很小的，也就是说在开关颤抖过程中触发器的输出是不变的，从而避免了分计数器数值的跳变。

5.报时电路：

电路具有如下要求，蜂鸣器要能够在59分53秒、55秒、57秒发出低音，而在59分59秒发出高音。

用二进制数分别表示如下表：

时刻

分十位

分个位

秒十位

秒个位

音高

频率

m8m7m6m5

m4m3m2m1

s8s7s6s5

s4s3s2s1

59分53秒

0101

1001

0011

低

约500Hz

59分55秒

59分57秒

0111

59分59秒

高

约1000Hz

表6.1蜂鸣器发声情况表

设使蜂鸣器发出低音的500Hz信号为f3，使蜂鸣器发出高音的1000Hz信号为f4，则可以确定蜂鸣器的输入信号k与各变量由如下关系：

K

这样，将k经过三极管的放大接入蜂鸣器，就可以在所期望的时候进行报时了。

报时电路的电路图如图6.6所示。

图6.6报时电路

综上五部分，数字计时器电路的原理图如图6.7所示:

七，实验总结：

在实验前期的分析设计过程中，我们需要充分的复习以前所学的数电内容，再根据实验要求进行逐个部分的分析和设计，最后再将各个部分综合联接起来。

在设计的过程中，我们主要遇到了以下问题：

（1）信号发生器部分的分频问题，需要计算所需频率分别的输出端；

（2）计时电路的清零问题和进位问题；

（3）报时电路的输入计算问题。

通过查阅各种资料，我们逐个解决了所遇到的问题，得到了极大的鼓励。

在实际做实验的过程中，我们首先要解决排版问题，好的排版可以使我们在连线时更加简单便捷，减少错误的发生。

接下来就需要我们仔细的各部分各部分的联接。

我在连线时共分三个步骤：

在显示和计数连好之后进行了一次测试，分和秒计数器都能正常计数，清零也能正常进行；

在加入校分和信号源之后，测试直至电路能进行正常校分，其中信号源可以单独测试；

最后加入蜂鸣器后，整个电路就完整了。

这次做实验相对比较仔细，也没遇到元器件坏的问题，所以整个过程还是比较顺利的。

本次试验，一方面是对我们以前所学的知识的应用，另一方面也提高了我们的综合分析能力和实验动手能力，收获很多。