数电六路抢答器Word格式文档下载.docx
《数电六路抢答器Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《数电六路抢答器Word格式文档下载.docx（11页珍藏版）》请在冰豆网上搜索。
定时抢答器的总体框图如图1所示。
他主要由主体电路和扩展电路两部分组成。
主体部分完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号。
同时能封锁输入电路，禁止其他选手抢答。
扩展电路完成定时的抢答功能。
显示电路
主持人
控制开关
控制电路
秒脉冲产生电路
译码电路
定时电路
优先编码电路
抢答按钮
锁存器
图1定时抢答器的总体框图
图1所示定时抢器的工作过程是：
接通电源时，节目支持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时器显示设定的时间，当主持持人宣布抢答题目后，说一声“抢答开始”，同时将控制开关拨到“开始”位置，抢答器处于工作状态，定时器倒计时，当定时时间到，却没有选手抢答时，输入电路被封锁，禁止选手超时后抢答。
当选手在定时时间内按动抢答键时，抢答器要完成下面几个工作：
1.优先编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后有译码显示电路显示编号；
2.制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；
3.控制电路要使定时器停止工作，时间器上显示抢答时间，并保持到主持人将系统清零为止，以便进行下一轮抢答。
三、方案比较选择
方案一
采用74LS148优先编码器分辨选手抢答的先后，并通过RS锁存器74LS279锁存抢答者的编号，再经过74LS48芯片译码驱动共阴极数码管显示。
方案二
采用CC4067作为编码电路的核心元件，当有选手抢答时输出四位相应的8421BCD码即可同时供16位选手抢答。
经CC4511七段译码器译码后驱动共阴极数码管显示，同时利用CD4069组成一个多谐振荡器，作为十进制计数器CC4510的CP脉冲使其计数并与D触发器CD4013完成自动锁存的功能。
结论：
与方案二相比，使用的芯片少、电路简单且同样能实现其功能，故选用方案一
四、硬件电路设计
1、抢答电路设计
抢答电路的功能有两个：
一是能分辨出选手按键的先后，并锁存优先抢答者的编号，供译码显示电路用；
二是要使其他选手的按键操作无效。
这里选用优先编码器74LS148和RS锁存器74LS279完成上述功能，其电路图如图2所示。
图2抢答电路
其工作原理是：
当主持人控制开关处于“清除”位置时，RS触发器的R端为低电平，输出端（4Q~1Q）全部为低电平。
于是74LS48的BI=0，显示器灭灯；
74LS148的选通输入端ST=0，74LS148处于工作状态，此时锁存电路不工作，当主持人开关拨到“开始”位置时，优先编码电路和锁存电路同时处于工作状态，即抢答器处于等待状态，等待输入端I7~~I0输入信号，当有选手将键按下时（如按下S4）,74LS148的输出Y2Y1Y0=011，YEX=0，经RS锁存器后，CTR=1，BI=1，74LS279处于工作状态，4Q3Q2Q=100，经74LS48译码后，显示器显示出“4”，此外，CTR=1，使74LS148
ST端为高电平，74LS148处于禁止工作的状态，封锁的其他按键的输入。
当按下的键松开后，74LS148的YEX为高电平，但由于CTR维持高电平不变，所以74LS148仍处于禁止工作状态，其他按键的输入信号不会被接受，这就保证了抢答者的优先性以及抢答电路的准确性。
当优先抢答者回答完问题后，有主持人操作控制开关S，使抢答电路复位，进行下一轮的抢答
2、定时电路的设计
节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟有秒脉冲电路提供。
计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。
计数器的种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分有：
同步计数器和异步计数器；
根据计数进制的不同分为：
二进制、十进制和任意进制计数器；
根据计数的增减趋势分为：
加法、减法和可逆计数器；
还有可预置数和可编程功能计数器等。
目前，TTL和CMOS集成计数器都有较齐全的品种。
使用者只需借助于器件手册提供的功能表和引脚排列图，就能正确地运用这些器件。
74LS192是同步十进制可逆计数器，其逻辑符号和引脚排列如图3（a）、（b）所示。
图374LS192芯片引脚
74LS192具有下述功能：
①异步清零：
CR=1，Q3Q2Q1Q0=0000
②异步置数：
CR=0，
=0，Q3Q2Q1Q0=D3D2D1D0
③保持：
CR=0，
=1，CPU=CPD=1,Q3Q2Q1Q0保持原态
④加计数：
CR=0,
=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数
⑤减计数：
=1，CPU=1，CPD=CP，Q3Q2Q1Q0按减法规矩。
利用集成计数器芯片可方便地构成任意（N）进制计数器。
方法：
①反馈归零法：
是利用计数器清零端的清零作用，截取数过程中的某一个中间状态控制清零端，使计数器由此状态返到零重新开始计数。
把模数大的计数器改成模数小的计数器。
关键：
是清零信号的选择与芯片的清零方式有关。
异步清零方式以N作为清零信号或反馈识别码，其有效循环状态为0～N-1；
同步清零方式以N-1作为反馈识别码，其有效循环状态为0～N-1。
还要注意清零端的有效电平，以确定用与门还是与非门来引导。
②反馈置数法：
是利用具有置数功能的计数器，截取从Nb到Na之间的N个有效状态构成N进制计数器。
其方法是当计数器的状态循环到Na时，由Na构成的反馈信号提供置数指令，由于事先将并行置数数据输入端置成了Nb的状态，所以置数指令到来时，计数器输出端被置成Nb，再来计数脉冲，计数器在Nb基础上继数直至Na，又进行新一轮置数、计数。
是反馈识别码的确定与芯片的置数方式有关。
异步置数方式为Na=Nb+N作为反馈识别码，其有效循环状态为Nb～Na；
同步置数方式以Na=Nb+N-1作为反馈识别码，其有效循环状态为Nb～Na。
还要注意置数端的有效电平，以确定用与门还是与非门来引导。
原理及设计：
该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。
具体电路如图7所示。
两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。
74192的预置数控制端实现预置数，由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路
图4可预置时间的定时电路
对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。
按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG上，当有人抢答时，停止计数并显示此时的倒计时时间；
如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。
下面结合图7具体讲一下标准秒脉冲产生电路的原理。
结合图7，图中电容C的放电时间和充电时间分别为1秒。
于是从NE555的3端输出的脉冲的频率为50HZ，结合我们的实际经验及考虑到元器件的成本，我们选择的电阻值为R1=15K，R2=68K，C=10uF，代入到上式中即得，即秒脉冲。
3、时序控制电路的设计
时序控制电路是抢答器设计的关键，它要完成以下三项功能：
①主持人将控制开关拨到"
开始"
位置时，抢答电路和定时电路进人正常抢答工作状态。
②当在规定时间内有选手抢答，此时要求抢答器停止工作并封锁输入，并显示抢答时间，即74HC390停止计数，此时用抢答电路中的1Q输出信号通过定时电路的控制电路控制CPD时钟信号的输入。
③规定时间到，抢答部分无效，74LS148封锁输入，这里用锁存的BO低电平信号通过抢答电路的控制电路控制74LS148的ST端，使ST=1；
同时定时电路停止计数并显示数字0。
根据图2与定时器的功能要求，下面是具体的控制电路部分：
（其中W是图2中的锁存输出信号）
图5定时和抢答电路的时序控制电路
主持人控制开关从“清除”位置拨到“开始”位置时，来自抢答电路中RS锁存器的输出1Q=0，经G3反相，A=1，则从555输出端来的时钟信号CP能加到74HC390的CP0时钟输入端，定时电路进行加计时。
同时，在定时时间未到时，则W=1，门G2的输出=0，使74LS148处于正常工作状态，从而实现功能①的要求。
当选手在定时时间内按动抢答键时，1Q＝1，经G3反相，A＝0，封锁CP信号，定时器处于保持工作状态；
同时，门G2的输出=1，74LS148处于禁止工作状态，从而实现功能②的要求。
当定时时间到时，则"
定时到信号"
为0，经图5锁存W=1，74LS148处于禁止工作状态，禁止选手进行抢答。
同时，门G1处于关门状态，封锁CP信号，使定时电路保持0状态不变，实现了功能③。
整机电路图
图6
五元器件的介绍
该设计用到较多集成电路电路芯片，在此给出其管脚图和部分功能介绍：
74LS279RS锁存器，当R=1，S=0时，输出为；
当R=1S=1时，锁存器具有保持功能，将输出一直保持为1，达到锁存的目的。
输入
1
2
输出
Q
000
0X1X01110111
1
1
没改变
表174LS279锁存器功能表
2.下图为74LS148的功能介绍，ST为使能端，控制芯片的工作；
当无输入时，YEX=1，有输入时，YEX=0。
其功能真值表如下
0
1
2
3
4
5
6
7
XXXXXXXX
111
11
11111111
10
XXXXXX0
000
01
XXXXXX01
001
01
XXXXX011
010
XXXX0111
011
XXX01111
100
XX011111
101
X0111111
110
01111111
表274LS148功能表
74LS48译码器
图774LS48译码器管脚分布图
原理说明：
开关S置于"
清零"
端时，RS触发器的输入端R均为０，４个触发器输出置０，使74LS279中BI/RBO＝０，A3A2A1A0=0000,使之处于锁存状态。
74LS279不工作，输出全为0。
当开关S置于"
时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出经RS锁存后，1Q=1,YS=1,74LS48处于工作状态，４Q３Q２Q=101,即74LS279输入端A3A2A1A0=0101，经74LS279后输出YgYfYeYdYcYbYa=1101101,经译码显示为"
5"
。
4.74HC390为十进制同步加计数器，其功能真值表和逻辑功能如下图所示：
表374HC390功能表
秒个位计数单元为10进制计数器,无需进制转换,只需将QA与CPB（下降沿有效）相连即可.CPA（下降没效）与1HZ秒输入信号相连,QD可作为向上的进位信号与十位计数单元的CPA相连.秒十位计数单元为3进制计数器,需要进制转换.将10进制计数器转换为3进制计数器的电路连接方法如图3所示.
图874HC390模块引脚图
5.555定时器是一种多用途的数字/模拟混合集成电路，具有开关特性，可以构成各种单元脉冲电路。
图9555定时器引脚
六、结果说明
首先给主持人设置一个控制开关，用来控制系统的清零和抢答的开始。
抢答器具有数据锁存和显示的功能。
抢答器具有定时抢答的功能，抢答时间设定为30秒，当主持人按下开始按钮时，定时器立刻倒计时，并显示。
升级会员 