数电课程设计Word格式文档下载.docx
《数电课程设计Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《数电课程设计Word格式文档下载.docx(17页珍藏版)》请在冰豆网上搜索。
若规定抢答时间已过,要告示任何输入的抢答信号都无效,除非重新下达抢答命令。
该设计课题就是针对上述要求,设计出至少供4名参赛选手使用的数字式抢答器。
二、系统设计
1、设计任务与要求
抢答器至少同时供4名选手参赛,分别用4个按钮表示。
设置一个系统清除和抢答控制开关,该开关由主持人控制。
抢答器具有锁存与显示功能。
当主持人开关开启,参赛选手按动按钮抢答,抢答组号即在数码管上显示,同时绿灯亮。
选手抢答实行优先锁存,优先抢答选手的组号一直保持到主持人将系统清除为止。
抢答器有定时功能,抢答时间为10秒。
当主持人启动开关时,定时器开始进行减计时。
在规定时间内如有人抢答,计时停止;
若无人抢答,继续倒计时,直到显示无效字符,同时禁止抢答。
当主持人关闭开关时,系统重新置数。
抢答器具有警示功能。
当主持人还没开启开关时,若有人违规抢答,则数码管显示该组号,红灯亮。
提供;
74LS1611片74LS751片
74LS1481片74LS041片
74LS321片74LS001片
555芯片1个74LS321片
555芯片1个74LS482片
数码管2个
发光二级管4个
2、总体方案的选择
解决数字电路的设计无非最常用两种方法:
其一、列真值表。
该方法建模简单,且易于求出电路的函数表达式,进而根据小规模或中规模器件设计电路。
其二、画状态图。
该方法更易于找出状态之间的转换关系,但是在建模上会更困难。
该抢答器设计并不能列出总真值表,且设计任务与要求繁琐,故先需做出总体框图,再将之分为四个模块和一个控制器。
其中,输入模块由抢答键和锁存电路组成;
时间显示模块由计时电路、译码电路和数码管组成;
指示模块由控制电路和发光二级管组成;
时钟模块由时钟电路组成;
控制器由启动键、启动电路、判断电路和复位电路组成。
智力竞赛抢答器的电路结构如图所示:
三、单元电路设计
1、输入模块输入模块由按键和锁存电路组成。
.锁存电路
锁存电路利用74ls148和74ls75。
具体芯片功能真值表如下:
74ls148功能真值表:
输入
输出
ST^
D0^
D1^
D2^
D3^
D4^
D5^
D6^
D7^
Y2^Y1^Y0^
YEX^YS^
1
X
74LS148的管脚图:
74ls75功能真值表:
输出
D
G
Q
Q^
L
H
Q0
Q0^
74LS75的管脚图:
分析:
由芯片功能表可知,当有人按下开关时,YEX^的值从1变成0,而输出是输入的反相,所以使用D触发器时需使用它的Q^端,来使输入与输出一致。
另外只有G为低电平时才有锁存功能。
由图1-1所示,该模块完成两个功能:
一是锁存并显示优先抢答者的组号;
二是使其他选手的按键操作无效。
工作过程:
开关S置于“清除”端时,S=0,74LS148处于工作状态,74LS75的G端一直处于高电平,所以无论按下哪个开关,都能输入数据;
当开关S置于“开始”时,74LS75的G端处于高电平,抢答器处于等待工作状态,当有选手按下按键时(如按下D1),YEX的值从1变成0,经过非门之后,YEX的值从0变成1,这时74LS75的G端处于低电平,保持原来的状态,封锁了后来其他按键的输入,保证了抢答者的优先性,所以经译码之后,数码管显示数字‘1’,这就是锁存功能。
如果再次抢答需由主持人将S置于“清除”,然后再进行下一轮抢答。
图1-1输入模块
2、指示模块
指示模块由控制电路和发光二级管组成。
所要完成的功能是:
当主持人开关开启,参赛选手按动按钮抢答,抢答组号即在数码管上显示,同时绿灯亮;
、发光二级管
该电路很简单,当发光二级管的N端接地,这样就如果发光二级管的P端接高电平,则发光二级管被点亮;
如果发光二级管的P端接低电平,则发光二级管熄灭。
所画出的电路如下图1-2所示:
图1-2二级管连接电路
、控制电路
分析;
联系输入模块和要求可得到如下所示的真值表2-1:
(以1代表灯的点亮)
S
YEX^
绿
红
真值表2-1
由真值表可知,绿灯的功能跟G端的输入正好相反,故可以使G端的输入再通过一个非门到达绿灯,如图2-2所示。
而红灯有表达示:
Y红=SYEX=S+YEX,
所以红灯是总开关和YEX的或非输出来控制。
如图2-3所示;
图2-2绿灯亮
图2-3红灯亮
3、时钟模块
时钟模块由时钟电路组成,提供CP脉冲。
、时钟电路
用555芯片搭建,电路图如图3-1:
图3-1时钟模块
示波器显示输出如图3-2:
图3-2时钟信号的输出波形
4、时间显示模块
时间显示模块由计时电路、译码电路和数码管组成。
要完成的功能是:
抢答器有定时功能,抢答时间为10秒。
、译码电路和数码管
数码管译码显示电路由74LS48和数码管组成,该电路比较简单。
74LS48的芯片符号如下图4-1所示:
图4-174LS48芯片符号图
该电路的连接电路图如下图4-2所示:
图4-2数码管译码显示连接电路
、计时电路
计时电路由芯片74LS161完成计数设计,还利用了上面的时钟电路提供脉冲
芯片74LS161的功能表如下:
74LS161:
CR^
LD^
TT
TP
CP
D0
D1
D2
D3
Q1
Q2
Q3
N0
N1
N2
N3
计数
触发器保持,C0=0
保持
74LS161的管脚图:
由161的功能真值表可知,只有当LD^=0时,才可以置数,联系题目要求(主持人开关置零时,系统置数;
主持人开关开启时,开始倒计时)故把LD^端连接总开关;
当TP=0时,输出保持,这就可以锁定输出,故可以考虑选手开关按下时,使TP=0,来使时间停止,另外无效抢答时也需时间停止,终合得知,使C0端也联系到TP端。
可列真值表4-3如下;
C0
D触发器G端
真值表4-3
由此真值表可知,
YTP=COG=C0+G.
所以可以把G端的输入通过一个非门和C0端进行或非后,输出传给TP端,达到时间停止功能。
另外,可画出161芯片10秒计时的状态图4-4,由状态图可知:
161是加法计时器,需加一个反向器使之进行减计时。
这样‘0110是‘1001数输入。
当它到达‘1111’即‘0000’时,C0=1。
反相后的状态图如图4-5所示。
综合以上两大功能,可作出如图4-6所示的时间显示模块图:
图4-6时间显示模块
四、系统联调
1、调试结果
该数字抢答器的总电路图如下图5-1所示:
图5-1总电路图
2、调试方案
.当我设计出这个电路图时,并不是直接搭建电路,而是先在电脑上进行模拟仿真,所使用的软件为Multisim10,该软件是Multisim7的升级版,有更多的芯片可提供选择,也更方便。
具体操作:
我先在电脑上搭建时钟脉冲,因为它是最基本的,也是时间显示模块重要的一部分。
当我搭完成之后,用示波器检测时,并不如预期那样产生脉冲,于是我分析了各个管脚是否连接正确,该接地的,该接电源的,是否接反了。
当我反反覆覆检查了之后,才发现是把电阻R1和R2的阻值接错了,真是“磨刀不误砍柴工”幸而在电脑上及时发现了错误,避免了电路的重搭。
接着我考虑的是输入模块,一开始数码管显示就不对劲,我按的是开关D1,D2,D3,D4,可数码管显示的是0,2,4,6。
当时觉得是不是我开关弄错了,后来重新看了芯片管脚图,发现自己没问题,那只能是上面接错了,于是一级一级往下测,先是数码管管脚,再是48芯片,接着是75芯片,问题终于找到了,原来是应该要把最高位置低电平,结果我把最低位置低电平了,其他位也就跟着出错了,当我改了这个失误后,数码管就正常显示了,而锁存功能很好,几乎没什么问题。
于是我开始搭时间显示模块,记取了上个模块的教训,这次我很认真地再三检查管脚,于是很快就完成了此模块,其中也没有遇到啥问题。
最让我头疼的是红绿灯了,因为此模块门电路用得很多,又是非门,又是与非门,虽然理论上很清楚,实际连电路还是有点眼花缭乱,只能耐心一点,认真一点,一步步连接,在经过几个小失误之后,终于让它们按要求点亮了。
.接着,当然是开始搭面包板了。
A.我拿到面包板并没有马上开始搭电路,先是用万用表检查它的导通情况,看看它是前5排导通,还是全部导通。
没想到倒是