毕业论文设计《SDRAM内存控制器研究》.docx
《毕业论文设计《SDRAM内存控制器研究》.docx》由会员分享，可在线阅读，更多相关《毕业论文设计《SDRAM内存控制器研究》.docx（84页珍藏版）》请在冰豆网上搜索。
学校代码：
10246
学 号：
08300720451
学 士 学 位 论 文
SDRAM内存控制器研究
院 系：
信息科学与工程学院
专 业：
微电子学
姓 名：
梁晨指导教师：
范益波
完成日期：
2012年6月7日
56
摘要
随着通用CPU迈向多核时代、视频处理ASIC迈向高清时代，存储器性能对系统整体性能的影响越来越大。
然而由于工艺限制，DRAM的核心频率难以超过300MHz，各种旨在提高数据吞吐率的DRAM接口应运而生。
优秀的内存控制器可以充分发挥DRAM接口的优势，在相同硬件条件下获得更好的性能，在相同性能要求下降低硬件成本。
在绪论部分，本文讨论了DRAM的技术发展历程，重点讲述了SDRAM带来的机遇与挑战，以及后SDRAM时代的各种技术改进。
第一章详细讲解了
SDRAM的基本操作，并综述了常见的SDRAM读写优化技巧，对它们的优略与适用场合做了较为深入的分析。
第三章给出了一种基于ClosePagePolicy的SDRAM控制器设计方案，并进行了简单的性能分析。
第四章讲述了该设计方案的verilog实现、RTL级仿真、
FPGA综合以及FPGA验证。
第五章讲解了该设计方案的SOPC集成，包括标准化的Avalon-MM接口设计、BFM仿真测试、JTAG硬件测试。
关键词：
SDRAM，内存控制器，SOPC
ABSTRACT
AsgeneralpurposeCPUentersthemulti-coreeraandvideoprocessingAISCentersthehigh-definitionera,memoryperformancebecomesincreasinglyimportanttooverallsystemperformance.Howeverduetotechnologyrestricts,thecorefrequencyofDRAMhasn'texceeded300MHz.ThusthereemergedmanyDRAMinterfaceprotocolsaimingathighdatathroughput.Awell-designedDRAMcontrollercantakeadvantageofsuchprotocolsandachievebetterperformanceusingthesamehardwareorlowercostunderthesameperformancerequirement.
Intheintroductionsection,thispaperreviewedthehistoryofDRAMtechnology,especiallythechancesandchallengesthatSDRAMbroughtabout,aswellasnewfeaturesappearedinthepost-SDRAMage.ThefirstchapterstartedwiththebasicoperationofSDRAM,andthensummarizedseveraleffectivetechniquesforoptimizingSDRAMaccesses.
ThenanSDRAMcontrollerdesignsolutionbasedonClosePagePolicyisproposed,andbasicperformanceanalysesareperformed.Next,theVerilogimplementation,RTL-levelsimulation,FPGAsynthesisandFPGAverificationoftheproposeddesignaredescribed.Finally,theSOPCintegrationoftheproposeddesigniscovered,includingstandardizedAvalon-MMinterfacedesigning,BFMsimulationandhardwareverificationthroughJTAG.
Keyword:
SDRAM,memorycontroller,SOPC
目录
第一章绪论 11
1前SDRAM时期的DRAM 11
1.1DRAM的发明 11
1.2Intel1103 11
1.3MostekMK4096 11
1.4典型的传统异步DRAM 12
1.5PageMode、FastPageMode（FPM）、Nibblemode的出现 12
1.6ExtendedDataOutput（EDO）与BurstEDO的出现 13
2SDRAM带来的机遇与挑战 13
2.1SDRAM基本硬件参数 14
2.2SDRAM的三维地址空间 14
2.3芯片规格与SDRAM芯片组的容量 15
2.4RowBuffer对SDRAM读写的影响 16
2.5SDRAM的新天地 16
3后SDRAM时代的DRAM 17
3.1DDRSDRAM引入的其他重要特性 18
3.2DDR2SDRAM引入的其他重要特性 18
3.3DDR3SDRAM引入的其他重要特性 19
4本课题的内容 19
5论文结构 20
第二章SDRAM基本操作与优化策略 21
1SDRAM的基本操作 21
1.1SDRAM回顾 21
1.2SDRAM的基本指令 22
1.2.1LMR指令与模式寄存器 23
1.2.2ACT（Activate）指令、WR（write）指令、RD（Read）指令 24
1.2.3PRE（Precharge）、PREA（PrechargeAll）、WRA（Writewith
autoprecharge）、RDA（Readwithautoprecharge）指令 25
1.2.4REF（Refresh）指令 25
2SDRAM的优化策略 26
2.1行缓冲与SDRAM优化策略 26
2.1.1SDRAM读写特征与行缓冲回顾 26
2.1.2ClosePagePolicy简介
27
2.1.3OpenPagePolicy简介
28
2.1.4OpenPagePolicy与ClosePagePolicy的进一步讨论
28
2.1.5动态的行缓冲策略
29
2.2SDRAM指令重排
31
2.3SDRAM地址映射方案
33
2.4访问请求调度
33
2.5访问请求仲裁
34
2.6SDRAM访问优化策略回顾
35
第三章基于ClosePagePolicy的内存控制器后端设计
36
1ClosePagePolicy的原理与有效带宽分析
36
1.1ClosePagePolicy的实现与性能分析
36
1.1.1Refresh操作和它对有效带宽的影响
1.1.2Activate&ReadwithAutoprecharge操作与Close
Page
36
Policy的读效率分析
1.1.3Activate&WritewithAutoprecharge操作与Close
Page
37
Policy的写效率分析
39
1.2ClosePagePolicy性能计算实例
41
1.2.1Samsung64Mb：
x16单片SDRAM计算示例
41
1.2.1.1系统设定
41
1.2.1.2非流水线ClosePagePolicy性能计算
41
1.2.1.3一个有意思的假设
42
2SDRAM的上电初始化原理
42
2.1Jedec21-C标准与IntelPC100标准的规定
42
2.2Micron、ISSI等当代美系SDRSDRAM的特点
44
3基于ClosePagePolicy的内存控制器后端设计方案
44
3.1系统概述
44
3.2SDRC_Lite存储控制后端概述
45
3.3存储控制后端顶层信号
46
3.4设计备注
47
3.4.1SDRC_Lite的核心与外部模块的划分
47
3.4.2连接SDRC_Lite的片上单元
47
3.4.3SDRAM与SDRC_Lite核心的BurstLength关系
48
3.4.4关于地址对齐 48
3.5SDRC_Lite存储控制后端核心控制逻辑的设计概要 49
3.5.1上电初始化控制电路（MCB_INI_CTRL）的设计概要 49
3.5.2命令控制电路（MCB_CMD_CTRL）的设计概要 51
3.5.3数据控制电路（MCB_DAT_CTRL）的设计概要 52
3.5.4刷新控制电路（MCB_REF_CTRL）的设计概要 53
3.6SDRC_Lite存储控制后端SDRAM接口逻辑的设计概要 53
3.7SDRC_Lite核心中所涉及的基本参数 53
3.8SDRC_Lite基本读写操作的时序图 53
第四章SDRC_Lite内存控制器的仿真、综合与硬件测试 59
1SDRC_Lite的Verilog实现 59
2SDRC_Lite的RTL仿真 59
2.1仿真模型与参数设置 59
2.2包含MicronModel的Testbench与仿真波形 60
3SDRC_Lite的FPGA综合 62
4SDRC_Lite的FPGA硬件验证 64
5下一步的验证 65
第五章SDRC_Lite内存控制器的SOPC集成与测试 66
1Avalon-MMWrapper的设计 66
1.1SOPC与Avalon总线简介 66
1.2Avalon-MM协议简介 67
1.3AvalonWrapper的设计 68
1.3.1任意长度的Burst、不与Burst边界对齐的Burst 69
1.3.2跨SDRAM行的Burst 69
1.3.3AvalonWrapper的地址映射 69
1.4AvalonSDRC_LiteIP、MicronSDRAMModel的协同仿真 70
1.5Quartus综合 71
1.6从RTL代码到SOPCCustomIP 71
2基于Avalon-MMMasterBFM的仿真测试 72
2.1Avalon-MMMasterBFM简介 72
2.2环境搭建 72
2.3仿真测试结果 72
3基于JtagtoAvalonMasterBridge的硬
升级会员 