(大学期末习)微电子.docx
《(大学期末习)微电子.docx》由会员分享，可在线阅读，更多相关《(大学期末习)微电子.docx（10页珍藏版）》请在冰豆网上搜索。
第一章
（1）摩尔定律的内容。
答:
:
当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍（，当价格不变时）;或者说，每一美元所能买到的电脑性能，将每隔18个月翻两倍以上。
（2）集成电路从亚微米（0.5到1微米）、深亚微米（小于0.5微米）发展至今天的超深亚微米或纳米（小于
0.25微米），当今集成电路的特点有哪些。
答:
特征尺寸越来越小、芯片面积越来越大、单片上的晶体管数越来越多、 时钟频率越来越高、电源电压越来越低、布线层数越来越多、I/O引线越来越多。
（3）集成电路产业是以哪几个因素为主要环节的系统工程？
答：
市场、设计、生产、应用
（4）VLSI的设计步骤有哪些？
每一个设计步骤的实现方式/实现内容是什么？
答：
VLSI设计步骤：
1、系统规范化说明）：
包括系统功能、性能、物理尺寸、设计模式、制造工艺、设计周期、设计费用等等。
2、功能设计及描述：
将系统功能的实现方案设计并用VHDL等硬件描述语言描述出来。
3、寄存器传输级设计（RTLDesign）：
将系统功能结构化，确定系统的时序，给出系统的状态图及各子模块之间的数据流图。
4、逻辑设计：
通常以文本、原理图、逻辑图表示设计结果，有时也采用布尔表达式来表示设计结果。
5、电路设计：
电路设计是将逻辑设计表达式转换成电路实现。
6、物理设计：
物理设计或称版图设计是VLSI设计中最费时的一步。
它要将电路设计中的每一个元器件包括晶体管、电阻、电容、电感等以及它们之间的连线转换成集成电路制造所需要的版图信息。
7、设计验证：
在版图设计完成以后，非常重要的一步工作是版图验证。
主要包括：
设计规则检查
（DRC）、版图的电路提取（NE）、电学规检查（ERC）和寄生参数提取（PE）。
（5）VLSI设计可分为哪几个层次？
（系统级、芯片级、寄存器级、门级、电路级、版图级）
哪几个域？
（行为域、结构域、几何域） 描述不同设计层次与不同域之间的对应关系。
——【系统级、芯片级、寄存器级属于行为域，门级、电路级属于结构域，版图级属于几何域。
行为域只考虑功能（黑匣子），结构域是电路形式（电路图），几何域要将电路转化为物理的版图（版图）。
】
（6）画出VLSI设计的基本流程图。
——答：
系统描述，行为级仿真及优化，寄存器传输级设计综合，门级综合仿真，测试生成，电路设计及分析，物理设计及优化，版图设计验证，芯片制作。
（7）列举出4家VLSI设计业界最著名的EDA公司名称。
答：
Cadence、Synopsys、Mentor、Magma
（8）MPW的中文和英文全称是什么？
MPW是指什么含义？
答：
multi-projectwafer多项目晶圆投片，指多重晶圆设计服务。
（9）IDM是指什么含义？
Fabless是指什么含义？
Foundry是指什么含义？
答：
IDM：
集成设计和生产，Fabless:
只做集成设计而不生产，Foundry:
只生产而不做集成设计。
（10）集成电路的成本主要包括哪两部分？
答：
设计成本与生产成本
二. 集成电路工艺基础
（1）什么是本征半导体？
答：
本证半导体是一种完全纯净的、结构完整的半导体硅。
（2）如何生成N型半导体和P型半导体？
N型半导体与P型半导体的各自特点是什么？
答：
在半导体材料硅或锗晶体中掺入三价元素杂质可构成P型半导体，掺入五价元素杂质可构成N形半导体。
在N型半导体中自由电子是多数载流子，空穴为少数载流子。
而在P型中则相反。
（3）应用在集成电路中的绝缘体材料主要有哪些？
（二氧化硅、SiO2、SiON和Si3N4）绝缘体材料在集成电路中的作用是什么？
（充当离子注入及热扩散的掩膜、器件表面的钝化层、电隔离）
（4）金属在集成电路中的作用。
答:
形成器件本身的接触线、形成器件间的互连线、形成焊盘。
（5）多晶硅在集成电路中的作用。
答：
在MOS及双极器件中，多晶硅用制作栅极，形成源极和漏极
的欧姆接触、基本连线、薄PN结的扩散源、高值电阻等。
（6）CMOS工艺晶体管制造的主要/重要工艺步骤有哪些？
每一个步骤的具体内容和实现方法是什么？
（以韦老师课件“第三四章_CMOS集成电路的物理结构—制造-物理设计.ppt”为主）
答：
一、外延生长：
用物理或化学的方法按衬底晶向排列生长晶体，生长的晶体的晶向与衬底晶向相同。
二、掩模版的制作：
用石英玻璃做成的均匀平坦的薄片，表面上涂一层600-800nm厚的Cr层，使表面光洁度个更高。
称之为铬板，Crmask.。
3、光刻原理与流程：
1．涂光刻胶：
光刻胶的涂覆是用甩胶机来进行的。
2.预烘干：
除去光刻胶中的溶剂。
3．掩膜对准：
掩膜版与硅片上的对中记号对准。
4．曝光：
使光刻胶获得与掩膜图形相同的感光图形。
5．显影：
光刻胶部分被溶解掉。
6. 后烘干：
使残留在光刻胶中的有机溶液完全挥发掉。
7．刻蚀：
以复制到光刻胶上的图形作为掩膜，对下层的材料进行腐蚀。
湿法腐蚀和干法腐蚀。
8．去胶：
去除光刻胶。
化学方法及干法去胶。
四、氧化：
（1）热氧化层的生长
（2）化学气相淀积（CVD）、五·淀积与刻蚀：
湿法和干法、 六·掺杂原理与工艺：
热扩散掺杂，离子注入法
（7）正性胶与负性胶的区别是什么？
答：
【正性胶显影后去除的是经曝光的区域的光刻胶，负性胶显影后去除的是未经曝光的光刻胶】
（8）以P衬底N阱CMOS反相器为例，以文字说明配合画图——说明CMOS工艺流片的主要工业步骤。
答：
Step1：
在晶圆上进行外延生长，再进行杂质掺杂（硼），生成P型衬底。
Step2：
生长氧化层。
Step3：
涂光刻胶。
Step4：
光刻以在光刻胶上刻出n阱的注入边界图像。
Step5：
刻蚀。
—氧化层的刻蚀。
Step6：
去除光刻胶。
Step7：
n-well 区的形成（离子注入/扩散）。
Step8：
氧化层的去除，剩下P衬底和N阱的硅片。
之后各个层次的形成与以上的8个步骤类似。
Step9：
多晶硅层的生成。
{厚度<20Å（6-7个原子层的厚度）；化学气相淀积法（CVD）生成多晶向的碎小晶体—多晶硅；多晶硅中的离子掺杂以调整电阻率}。
Step10：
生成多晶硅栅极的形状。
Step11：
N+区的氧化层去除，为N+区离子注入作准备。
Step12：
N+区的离子注入完成。
Step13：
腐蚀掉所有的场氧化层。
Step14：
重复类似的步骤形成P+区。
Step15:
Contact接触孔层的形成。
处于各个不同层次但彼此又氧化层隔离的导电层通过接触孔间接。
Step16:
金属化--金属层的形成。
图形看课件第三四章90页始
（9）硅片的制备包括哪几个步骤？
答：
1、拉单晶2、切割3、掺杂4、磨片5、抛光
（10）什么是掩模版？
什么是版图？
答：
掩膜版在集成电路制造中占据非常重要的地位，因为它包含着预制造的集成电路特定层的图形信息，决定了组成集成电路芯片每一层的横向结构与尺寸。
所谓版图就是根据电路、器件参数所需要的几何形状与尺寸，依据生产集成电路的工艺所确定的设计规则，利用计算机辅助设计（CAD）通过人机交互的方式设计出的生产上所要求的掩膜图案。
（11）集成电路的后部封装分为哪几个步骤？
答
（1）背面减薄
（2）切片（3）粘片（4）压焊：
金丝球焊（5）切筋（6）整形（7）塑封（8）沾锡：
保证管脚的电学接触（9）老化（10）成测（11）打印、包装
三.MOSFET的电气特性与电子学分析（第四次课目录）
1）什么是阈值电压？
——引起沟道区产生强表面反型的最小栅电压
（2）什么是耗尽？
什么是反型？
——当栅极加正极电压Vgs时，由于衬底接地，栅极与衬底之间产生了有栅极指向衬底方向的电场E。
衬底中多数载流子空穴受电场E的作用而向下移动，形成耗尽层。
当栅极得正极电压进一步增加达到一定程度Vgs=Vtn时，衬底中少数载流子——自由电子被吸引到衬底表面积累起来，形成反型层。
（3）能够说明PN结单向导电性的产生原因和特点。
答：
原因：
:
当PN结加上正向电压时，P区的空穴与N区的电子在正向电压所建立的电场下相互吸引产生复合现象，导致阻挡层变薄，正向电流随电压的增长按指数规律增长，宏观上呈现导通状态，而加上反向电压时，情况与前述正好相反，阻挡层变厚，电流几乎完全为零，宏观上呈现截止状态。
这就是PN
结的单向导电特性。
（超导课本39：
在PN结上施加外加电场，PN结两边的电位差将发生变化，从而破话了原来的平衡。
。
。
）
（4）能够说明MOS晶体管的工作原理。
（模电书p112）
Vgs（1）Vds=0时，S、D之间没有电流Ids=0。
（2）当Vds>0时，Ids由S流向D，Ids随Vds变化基本呈线性关系。
（3）Vds>Vgs-Vtn时，由于沟道电阻Rc正比于沟道长度L，而Leff=L-L变化不大，Rc基本不变，沟道上的电压降（Vgs-Vtn）基本保持不变。
所以，Ids=（Vgs-Vtn）/Rc不变，即电流Ids基本保持不变，出现饱和现象。
（4）Vds增大到一定极限时，由于电压过高，晶体管被雪崩击穿，电流急剧增加。
（5）能够准确说明NMOS和PMOS晶体管的各个工作区域。
截止区:
N管 Vgs导通之线性工作区：
N管 VdsN管 Vds>Vgs-Vtn P管 |Vgs-Vtp|>=|Vds|击穿区：
N管电流突然增大，晶体管不能正常工作。
（6）能够写出NMOS晶体管与PMOS晶体管的电流-电压方程。
（理解工艺因子与导电因子表达式中各个参数的含义） 电流-电压表达式：
P管 N管
线性区：
Ids=βp|Vds|（|Vgs|-|Vtp|-|Vds|/2） Ids=βnVds（Vgs-Vtn-Vds/2）
饱和区：
Ids=（βp/2）（|Vgs|-|Vtp|）² Ids=（βn/2）（Vgs-Vtn）²
参数:
tox为栅氧厚度 令：
Cox=εoεox/tox单位面积栅电容
εo为真空介电常数 K=Coxμn工艺因子
εox为二氧化硅的介电常数 βn=K（W/L）导电因子
L为栅的长度W为栅的宽度
（7）能够示意地画出NMOS晶体管的输出特性曲线与转移特性曲线。
（8）理解CMOS反相器的工作原理。
答：
两个MOS管的开启电压VGS（th）P<0，VGS（th）N>0，通常为了保证正常工作，要求VDD>|VGS（th）P|+VGS（th）N。
若输入Vi为低电平（如0V），则负载管导通，输入管截止，输出电压接近VDD。
若输入vI为高电平（如VDD），则输入管导通，负载管截止，输出电压接近0V。
（9）能够示意地画出CMOS反相器的电压传输曲线。
了解CMOS反相器的电压传输曲线五个区间中
NMOS和PMOS分别工作在什么状态。
|Vo-Vdd|<|Vi-VV0dd|-|Vtp|Vdd-Vo（1）
（2）
ViVi-Vtn
a b
b c
c d
d e
e f
Vi
Vdd
（3）
（4）
|Vo-Vdd|>|Vi-Vdd|-|Vtp|
Vth
Vi
升级会员 