关于晶体管-晶体管逻辑(TTL)电路PPT文件格式下载.ppt

关于晶体管-晶体管逻辑(TTL)电路PPT文件格式下载.ppt

《关于晶体管-晶体管逻辑(TTL)电路PPT文件格式下载.ppt》由会员分享，可在线阅读，更多相关《关于晶体管-晶体管逻辑(TTL)电路PPT文件格式下载.ppt（75页珍藏版）》请在冰豆网上搜索。

虽然它不能作为单块电路使用，但它线路简单，所占版图面积小，在TTL中大规模集成电路中有着重要应用。

二、四管单元的优势二、四管单元的优势1、电路抗干扰能力增强w因为在Q1、Q5之间增加的Q2管，它的发射结相当于一个起电平位移作用的二极管，它使电路低电平噪声容限VNML提高了一个结压降。

2、电路负载能力增强

（1）Q2管的作用，它把Q1管的基流先放大再驱动输出管Q5

（2）有源负载的作用。

因为Q5和Q3构成推挽输出（又称图腾柱输出）：

w电路导通时：

V0为低，Q5导通，Q3截止；

w电路截止时，V0为高，Q5截止，电源通过R5和导通的Q3驱动负载。

（3）Q5基极驱动电路增大了，电路的导通延迟得到了改善。

3、二极管D的作用w电路导通时：

Q2，Q5饱和，输出V0VOL，这时Q2的集电极和输出之间的电位差为w这使Q3和D不能同时导通，所以D是一个电平位移二极管，确保Q2，Q5饱和时，Q3截止。

4.1.254H/74H五管单元与非门五管单元与非门四管单元的劣势四管单元的劣势w输出端从低电平向高电乎转换的瞬间，从电源经R5，Q3，D到Q5有瞬态大电流流过，因而在二极管D的PN结有大量的存储电荷，由于在线路上没有泄放回路，这些电荷只能靠管子本身的复合而消失，这必将影响到电路的开关速度。

五管单元可以提高电路的速度和增强电路的负载能力五管单元可以提高电路的速度和增强电路的负载能力w1、采用达林顿管作为高电平输出级。

w2、电路中各个电阻的阻值比四管单元电路的电阻阻值小，所以工作电流增大，使tpd下降。

w1、采用达林顿管作为高电平输出级。

即以Q3，Q4构成的达林顿管来代替四管单元电路中的Q3和D。

Q4的VBE同样起到了电平位移作用，但由于此时VCB4VCE30，Q4不会进入饱和，所以Q4导通时基区的存储电荷大大减少，而且Q4的基极有R4泄放电阻。

可在倒相时泄放存储电荷，使电路的平均传输延迟时间tpd下降，因而提高了电路的工作速度。

而且，达林顿管射随器的电流增益大，输出电阻小，有利于对负载电容的充电，从而提高了电路速度，也增大了电路高电平输出时的负载能力。

w2、电路中各个电阻的阻值比四管单元电路的电阻阻值小，所以工作电流增大。

使tpd下降。

此电路功耗较大，为22mw左右，约为四管单元电路的两倍以上，电路优值为132pJ。

总结：

无论是四管单元还是五管单元，总结：

无论是四管单元还是五管单元，Q5的基极回路的基极回路由电阻由电阻R3构成，由于构成，由于R3的存在给电路的特性带来了两的存在给电路的特性带来了两方面的问题方面的问题

（1）电路的抗干扰能力较差）电路的抗干扰能力较差

（2）对提高电路速度不利对提高电路速度不利w在电路截止瞬态，R3提供了Q5管存贮电荷的泄放通路，加速了截止过程。

但在导通瞬态，它分走了部分Q5管的基极驱动电流，使下降时间延长；

因而从改善电路的瞬态特性考虑，希望Q5管的基极泄放回路是个有源网络，它的等效阻抗是可变的。

在截止瞬态它呈现低阻；

在导通瞬态，它表现为高阻。

wVi0.6V时，VB20.7V，Q2，Q5截止，输出高电平，对应曲线上的AB段；

wVi0.6V时，Q2开始导通，VC2下降，V0跟随VC2的下降线性下降，对应线段BC，BC斜率为1.3VVi1.4V时，Q5导通并达到饱和，输出电平下降很快，直到低电平VOL对应曲线上CDE段，wVi1.4V后，输出为低电平。

w由于存在BC段电路的低电平噪声容限降低了，用一个管子来代替R3，Vi必须1.3V时，Q2Q5才能同时导通，这就避免了传输曲线上的BC段，R3的存在，分走了部分Q5的基极驱动电流，使下降时间延长。

w上述的四管单元与非门电路，在输出端从低电平向高电平转换的瞬间，从电源经R5，Q3，D到Q5有瞬态大电流流过，因而在二极管D的PN结有大量的存储电荷，由于在线路上没有泄故回路，这些电荷只能靠管子本身的复合而消失，这必将影响到电路的开关速度。

在上述的四管单元和五管单元与非门电路中，输出管Q5的基极回路由电阻R3构成。

w当输入电压Vi0.55V时，Q2管开始导通，VC2开始下降，而此时Q5管尚未导通，由于电压传输特性曲线上出现了线性区BC段，使电路的抗干扰能力下降。

w在电路导通的瞬态，由于R3的存在，分走了部分Q5管的基极驱动电流，使下降时间延长。

为了解决这些问题，在六管单元与非门电路中，用RB，RC，Q6泄放网络代替R3。

w由于RB的存在，使Q6管比Q5管晚导通，所以Q2管的发射极电流IE2全部灌人Q5管的基极，使Q2管和Q5管几乎同时导通，改善了电压传输特性的矩形性提高了电路的抗干扰能力；

w当Q5管导通饱和后，Q6管也逐渐导通并进入饱和，对Q5管进行分流，使Q5管的饱和度变浅（所以这种电路又称为浅饱和电路或抗饱和电路）。

由于Q5管浅饱和，超量存储电荷减小，因而Q5管退出饱和的速度得到提高。

4.1.3六管单元与非门六管单元与非门六管单元的优点六管单元的优点1、改善了电路的传输特性，提高了电路的抗干扰能力。

w电压传输特性曲线接近矩形，过渡区很窄，低电平噪声容限显著提高。

2、电路的瞬态特性好，速度快，功率延迟时间乘积小。

3、电路温度特性好，工艺离散性影响小。

六管单元TTL与非门的电压传输特性4.2STTL和和LSTTL电路电路4.2.1六管单元STTL与非门电路w采用SBD箝位晶体管的54S/74S系列六管单元与非门电路。

w以SBD箝位晶体管代替除Q4管以外的可能进入饱和或反向工作的晶体管，从而减少这些管子的超额存储电荷，使电路速度大大提高。

w采用高电阻值和合理电路设计，可以实现低功耗STTL电路，LSTTL电路的每门功耗仅为2mW，门延时为9.5ns。

实现了低功耗和高速度的良好结合。

一、一、STTL1、进一步提高TTL电路速度的关键增加基极驱动电流和降低饱和深度之间的矛盾增加基极驱动电流和降低饱和深度之间的矛盾w缩短电路的导通延迟时间增大基极驱动电流，使输出管迅速饱和驱动电流增大使晶体管的饱和深度增加，超量存储电荷增加电路的截止延迟时间增大。

两个措施两个措施：

w

（1）掺金工艺减小空穴寿命加快存储电荷复合，以减小存储时间，但下降，漏电流增加。

w

（2）有源泄放网络，降低饱和度增大抽出电路。

2、肖特基二极管的抗饱和作用w肖特基二极管（SBD）利用金属半导体接触势垒的整流特性制成。

特点特点：

正向压降低，开关时间短，反向特性可看成单边突变结。

加加SBD速度提高了延迟时间下降了速度提高了延迟时间下降了

（1）两个附带的好处有效地克服了多射极管的反向漏电流。

减小了寄生PNP管效应。

（2）SBD箝位存在的一些不利影响电路输出低电平VOL升高，低电平抗干扰能力下降SBD漏电流较大增大了集电结电容SBD工艺对硅片表面制备和金属化的工艺要求较高，这使STTL电路的成品率比一般TTL电路稍低，成本较高。

54S/74S（T3000）系列STTL与非门4.2.2低功耗肖特基低功耗肖特基TTL（LSTTL）电路）电路一、与一、与TTL与非门不同之处与非门不同之处1、用肖待基势垒二极管（SBD管Dl，D2）代替多发射极晶体管Ql，作为输入管。

优点优点：

w第一、SBD是多子器件，没有少子存储，而且SBD导通电压比一般PN结二极管低，因此，这种输入结构可以提高电路的速度。

w第二、SBD反向饱和电流要比多射极管的输入漏电流小得多，采用SBD作输入极，电路的输入漏电流很小，典型值仅为1A。

w第三、SBD的反向击穿电压一般在10V以上，比多射极管BE结反向击穿电压高得多，不用的输入端可直接练到VCC上，这就减少了使用上的麻烦。

2、将Q4的基极泄放电阻R4由接地改为接输出端V0，并加上SBD管的D5和D6。

二、二、LSTTL电路的基本特点电路的基本特点w1、采用高阻值电阻使功耗PD下降为标准TTL们的15左右。

w2、用R1，D1，D2组成以SBD为输入管的DTL电路。

DTL输入方式有一下优点：

w高电平时输入电流IIH变小；

由于SBD是多子器件，所以速度快；

因为SBD的击穿电压较高（BVSBD）1015V），所以可将不用的输入端直接与VCC相接，而不用通过电阻接VCC，方便了用户。

3、Q4的基极泄放电阻，R4由接地改为接输出端V0，并加上SBD管的D5和D6。

提高高电平输出时的负载能力。

4、增加二极管D6、D5使电路速度得到提高。

5、采用离子注入，薄层外延等新技术和对通隔离，深N集电极接触等工艺减小了器件的尺寸和寄生效应，提高了电路速度和集成密度。

三、不足之处w电路的阈值电压VTH较低，使低电平噪声容限下降。

4.3LSTTL门电路的逻辑扩展门电路的逻辑扩展w一方面在TTL与非门中增加扩展器，用以增加输入端（“与”扩展器）和实现逻辑功能扩展（“与或”扩展器）；

w另一方面生产其他逻辑功能的TTL门电路（如或非门、与或非门、与门、异或门、异或非门等）。

w同一种门又可按照输出结构的不同而分为基本门、集成极开路（OC）三态（3S）门等。

非门非门与门与门与或非与或非或非门或非门或门或门异或门异或门4.3.1输出管集电极开路门（输出管集电极开路门（OC门）门）与非门的线与使用（a）一般与非门，（b）OC与非门OC门（a）电路图；

（b）逻辑符号w具有图腾柱输出的电路不能将几个TTL门电路并联使用，获得“线与”功能。

原因原因：

这些并联的门中，有的输出为VOL，其余的输出为VOH门的有源负载灌入输出为VOL门的输出管Q5，这将造成VOL上升，甚至破坏逻辑关系或烧毁输出管。

w多级与非门串联使用可实现这种逻辑功能，但使用的门电路多，而且延迟时间长。

w把TTL门的有源负载去掉，就得到集电极开路门，即OC门。

把标准系列与非门中的高电平输出驱动级去掉，直接由输出管Q5的集电极输出，任何一个或全部的输出管Q5饱和时，输出电压被下拉到低电平，得到高电平输出的唯一方法是所有门的输出管Q5都截止。

w多个OC门关在同一根总线上进行数据传输，当某OC门的控制电平A（或B）为低电平时，该OC门的输出管Q5处于截止状态，不传输数据，相当于此极对母线不起作用。

仅当控制电平为高电平时，才将本级输入信息发送至总线上。

wOC门的缺点门的缺点：

没有有源负载，所以它的tpd（平均传输延迟时间）较大，驱动容性负载的能力降低，要外接负载电阻到电源，给使用带来不便。

4.3.2三态逻辑（三态逻辑（TSL）门）门w为了保持一般图腾柱输出的优点，又能作“线与”连接，人们创造了三态逻辑（TSL）门，它由一个基本门和一个控制门（选通门）组合而成。

w三种状态：

高电平输出，低电平输出，禁止态（高阻态），相当于输出端悬空。

w特点：

允许把多个三态门的输出端连在一条公共母线（BUS）上，使总线结构分时多路通信得以实现。

总线结构示意图典型LS三态输出控制门（1选通）三态输出缓冲器电路1/4的T41254.4ASTTL和和ALSTTL电路电路w随着双极型集成电路工艺技术的发展，采用介质隔离、离子注入等新技术及电