第四章+组合逻辑电路+PPT格式课件下载.ppt

第四章+组合逻辑电路+PPT格式课件下载.ppt

《第四章+组合逻辑电路+PPT格式课件下载.ppt》由会员分享，可在线阅读，更多相关《第四章+组合逻辑电路+PPT格式课件下载.ppt（111页珍藏版）》请在冰豆网上搜索。

由4.2.2图可得图可得其其真值表为真值表为【例例2】分析下图的逻辑功能。

其其逻辑功能为半加器逻辑功能为半加器奇偶校验电路（器）奇偶校验电路（器）

【例例3】分析下图的逻辑功能。

任务要求任务要求最简单的逻辑电路最简单的逻辑电路1.指定实际问题的逻辑含义指定实际问题的逻辑含义（逻辑抽象逻辑抽象），列出真值表。

列出真值表。

设计步骤：

二、组合逻辑电路的设计方法二、组合逻辑电路的设计方法

（2）定义逻辑状态的含义。

定义逻辑状态的含义。

（3）列出真值表。

（1）确定输入变量和输出变量。

确定输入变量和输出变量。

3.根据器件类型化简。

根据器件类型化简。

4.画出逻辑电路图。

画出逻辑电路图。

2.写出逻辑表达式，以便于化简。

写出逻辑表达式，以便于化简。

【例例1】设计三人表决电路（设计三人表决电路（A、B、C）。

）。

每每人一个按键，如果同意则按下，不同意则不人一个按键，如果同意则按下，不同意则不按。

结果用指示灯表示，多数同意时指示灯按。

结果用指示灯表示，多数同意时指示灯亮，否则不亮。

亮，否则不亮。

1.逻辑抽象。

逻辑抽象。

三个按键三个按键A、B、C作为输入变量，按下时为作为输入变量，按下时为“1”，不按时为，不按时为“0”。

输出量为。

输出量为Y，多数多数赞成时是赞成时是“1”，否则是，否则是“0”。

2.根据题意列出真值表根据题意列出真值表。

ABCY000001010011100101110111真值表真值表00001111m3m5m6m7用卡诺图化简用卡诺图化简ABC0001111001ABACBC3.画出卡诺图：

画出卡诺图：

4.根据逻辑表达式画出逻辑图。

根据逻辑表达式画出逻辑图。

若用与非门实现若用与非门实现EWB仿真仿真【例例2】设计一个用设计一个用3个开关控制灯的逻个开关控制灯的逻辑电路，要求任一个开关都能控制等的辑电路，要求任一个开关都能控制等的由亮到灭或由灭到亮。

由亮到灭或由灭到亮。

解：

用解：

用A、B、C分别表示三个开关，用分别表示三个开关，用“0”表示表示“关关”，用，用“1”表示表示“开开”、Y表示灯，用表示灯，用“0”表表示示“灭灭”，用，用“1”表示表示“亮亮”。

ABCY00000101001110010111011101101001用卡诺图化简用卡诺图化简ABC0001111001010110101.由给定的逻辑图写出逻辑关系表达式。

1.指定实际问题的逻辑含义，列出真值表。

指定实际问题的逻辑含义，列出真值表。

作作业业4.14.6（注意约束条件，要求电路注意约束条件，要求电路尽量简单）尽量简单）11011001+举例：

举例：

A=1101,B=1001,计算计算A+B0110100114.3.4加法器加法器加法运算的基本规则加法运算的基本规则：

（1）逢二进一。

）逢二进一。

（2）最低位是两个数最低位的相加，不需）最低位是两个数最低位的相加，不需考虑进位。

考虑进位。

（3）其余各位都是三个数相加，包括加数、）其余各位都是三个数相加，包括加数、被加数和低位来的进位。

被加数和低位来的进位。

（4）任何位相加都产生两个结果：

本位和、）任何位相加都产生两个结果：

本位和、向高位的进位。

向高位的进位。

一、一、1位加法器位加法器ABSC0001101100010110真值表真值表A-被加数；

被加数；

B-加数；

加数；

S-本位和；

本位和；

C-进位。

进位。

半加器：

相加过程中，仅考虑被加数、加数。

全加器：

A-被加数；

CI-低位的进低位的进位；

位；

CO-向高位的进位。

相加过程中，既考虑加数、被加数又相加过程中，既考虑加数、被加数又考虑低位的进位位。

考虑低位的进位位。

全加器的真值表全加器的真值表11010011-举例：

A=1101,B=0011,计算计算A-B00110010二、二、1位全减器位全减器全减器全减器的真值表的真值表A-被减数；

被减数；

B-减数；

减数；

BI-低位的借低位的借位位D-本位差；

本位差；

BO-向高位的向高位的借借位。

位。

三、多位加法器的应用三、多位加法器的应用（11）加法运算；

）加法运算；

（2）实现码组变换。

实现码组变换。

bncn-1sncn全加器全加器anbncn-1sncn全加器全加器anA2A1B2B1D2D1CA3A0：

一个四位二进制数的输入；

B3B0：

为另一个二进制数的输入；

CI：

最低位的进位；

：

CO：

最高位的进位；

S3S0：

各位相加后的和。

译码器的逻辑功能是将每个输入的二进译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号。

制代码译成对应的输出高、低电平信号。

译码器译码器二进制译码器二进制译码器二十进制译码器二十进制译码器显示译码器显示译码器4.3.2译码器译码器一、二进制译码器一、二进制译码器二进制译码器二进制译码器有有nn个输入端个输入端（即即nn位二进制码位二进制码），22nn个输出线。

个输出线。

常见的译码器常见的译码器有有2244译码器、译码器、3388译码器译码器和和441616译码器。

译码器。

3线8线译码器Y0A2A1A0Y1Y2Y3Y4Y5Y6Y7二进制代码二进制代码高低电平信号高低电平信号地址输入端地址输入端片选输入端片选输入端输出端，低电平有效输出端，低电平有效3388译码译码器器-74HC138附加附加控制控制端端输入端输入端输出端输出端低电平低电平有效有效11A11A仿真仿真11111110111111110111011111101011011111011101011110111001011101111110011011111010010111111100011111111000011111111XXX1X1111111XXXX0A0A1A2S1输输出出输输入入74HC138逻辑功能表逻辑功能表二、译码器的应用二、译码器的应用1.地址译码地址译码在计算机与外部设备打交道时，常用在计算机与外部设备打交道时，常用二进制译码器做地址译码，把地址信二进制译码器做地址译码，把地址信号号A送到译码器的输入，译码器送到译码器的输入，译码器的输出的输出Y接相应的地址外设的使接相应的地址外设的使能端，则对应于地址信号的一组代码、能端，则对应于地址信号的一组代码、可选中且仅选中一个地址外设。

可选中且仅选中一个地址外设。

例：

利用译码器分时将采样数据送入计算机。

2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门总总线线2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门总总线线000全为全为1工作原理工作原理：

（以：

（以A0A1=00为例）为例）脱离总线脱离总线数数据据2.级联扩展级联扩展D3=0

（1）片工作，）片工作，

（2）片不工作）片不工作D3=1

（1）片不工作，）片不工作，

（2）片工作）片工作2.级联扩展级联扩展

（2）38译码器

（1）S1S2S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y138译码器

（2）S1S2S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y1Z0Z7Z8Z15D3D2D1D01Y0Y7Y6Y1D3.用作多路分配器用作多路分配器中规模集成电路是为了实现专门的中规模集成电路是为了实现专门的逻辑功能而设计，但是通过适当的连接，逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。

可以实现一般的逻辑功能。

用中规模集成电路设计逻辑电路，用中规模集成电路设计逻辑电路，可以减少连线、提高可靠性。

可以减少连线、提高可靠性。

4.实现组合逻辑函数实现组合逻辑函数任何一个逻辑函数都可以表示成最任何一个逻辑函数都可以表示成最小项和的形式，而小项和的形式，而3-8译码器的输出对译码器的输出对应于不同的最小项，因此，可用应于不同的最小项，因此，可用3-8译译码器方便的实现逻辑函数。

码器方便的实现逻辑函数。

【例例1】试用试用38译码器实现函数：

译码器实现函数：

1ABC74HC138S1S2S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y1【例例2】设计一个用设计一个用3个开关控制灯的逻辑电个开关控制灯的逻辑电路，要求任一个开关都能控制灯的由亮到灭路，要求任一个开关都能控制灯的由亮到灭或由灭到亮。

或由灭到亮。

ABCY00000101001110010111011101101001最小项m0m1m2m3m4m5m6m7ABC174HC138S1S2S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y1Y&

【练习练习1】试用试用38译码器和必要的门实现函数：

译码器和必要的门实现函数：

【练习练习2】试用试用38译码器和必要的门电路译码器和必要的门电路实现实现1位二进制数的全减器位二进制数的全减器A-被减数；

BI-来自低位的借来自低位的借位位D-本位差；

全减器全减器的真值表的真值表【练习练习】试用试用38译码器实现函数：

11ABC74HC138S1S2S3A1A2A0Y0Y7Y6Y5Y4Y3Y2Y1n-2n线译码器，包含了线译码器，包含了n变量所有的变量所有的最小项。

加上必要的门电路，可以最小项