数字电路与逻辑设计总复习题优质PPT.ppt
《数字电路与逻辑设计总复习题优质PPT.ppt》由会员分享,可在线阅读,更多相关《数字电路与逻辑设计总复习题优质PPT.ppt(138页珍藏版)》请在冰豆网上搜索。
试列出真值表。
B3B2B1F3F2F1000001001001010100011101100110210111131100004111000解解:
4、分析图中所示电路的逻辑功能,请写出、分析图中所示电路的逻辑功能,请写出分析过程。
分析过程。
解:
1写出表达式写出表达式2列真值表列真值表3分析分析由真值表分析可知由真值表分析可知,本电路为三位二进制码本电路为三位二进制码转换为三位循环码。
转换为三位循环码。
(三位(三位Garg码)。
码)。
(方法二)(方法二)6、已知由、已知由38译码器器实现的的逻辑函数如函数如图1所示,所示,试改用一个改用一个4选1数据数据选择器器(输出出)实现(可附加少实现(可附加少量门电路)。
量门电路)。
解解:
7、试只用一片数据比较器、试只用一片数据比较器7485和一片全加器和一片全加器74283设计一个组合逻辑电路,将设计一个组合逻辑电路,将(A3A2A1A0)8421BCD转换转换为为(Y3Y2Y1Y0)5421BCD。
设计思路设计思路:
(1)分析真值表可知分析真值表可知1)00000100两者是相同的。
两者是相同的。
即:
8421BCD=5421BCD2)当当8421BCD码等于码等于0101时时,5421BCD码等于码等于1000。
两者相差。
两者相差0011。
即。
即:
8421BCD+0011=5421BCD4.20解解:
8421BCD=5421BCD
(2)根据题目要求只提供用)根据题目要求只提供用74283芯片,因而不可以考虑芯片,因而不可以考虑7485芯片(比较器),设计采用芯片(比较器),设计采用同余的概念来实现电路。
同余的概念来实现电路。
根据以上的分析,采用两片根据以上的分析,采用两片74283芯片设计电路。
芯片设计电路。
2)当当8421BCD码等于码等于0101时时,5421BCD码等于码等于1000。
8421BCD+0011=5421BCD当当8421BCD=00000100时,时,8421BCD+?
1111,(,(I)片的)片的CO=0,片为片为0000+8421BCD。
当当8421BCD0101时,时,8421BCD+?
1111,(I)片的片的CO=1,片为片为0011+8421BCD。
100000101=1011。
88、试用一个四位数值比较器、试用一个四位数值比较器74857485和一个四位和一个四位全加器全加器7428374283(不允许附加任何器件)将四位(不允许附加任何器件)将四位二进制数二进制数BB33BB22BB11BB00转换成转换成8421BCD8421BCD码码000D000D1010DD88DD44DD22DD11(其中(其中000D000D1010DD88DD44DD22DD11分别表示分别表示十进制数的十位、个位数的十进制数的十位、个位数的8421BCD8421BCD码码)。
)。
99、下图所示数据选择器、下图所示数据选择器MUXMUX的输出方程为的输出方程为,试用,试用MUXMUX(不提供其它元器件)构成检测电路,判(不提供其它元器件)构成检测电路,判断四位自然二进制码断四位自然二进制码ABCDABCD(ABCDABCD的位权依次的位权依次分别为分别为84218421)是否是)是否是8421BCD8421BCD码的非法码(若码的非法码(若是,输出是,输出F=1F=1,否则,否则F=0F=0)。
10、如图(如图
(1)所示,请分析这个电路完成什么功)所示,请分析这个电路完成什么功能?
能?
本电路完成本电路完成4位二进制数转换成两位位二进制数转换成两位8421BCD码的电路。
码的电路。
如图(如图
(2)所示,请分析这个电路完成什么功能?
)所示,请分析这个电路完成什么功能?
本电路完成解:
本电路完成4位二进制数转换成两位位二进制数转换成两位8421BCD码码的电路。
的电路。
11、试用一片四位数值比较器、试用一片四位数值比较器7485比较器五比较器五位数位数X(X4X3X2X1X0)和已知数和已知数Y(11100)的大的大小小,分别由分别由7485的的FABFA=BFAY,X=Y,X100A100分别为处分别为处理器发出的状态信号理器发出的状态信号SS11和和SS22。
试画出该系统控制器的状态转。
试画出该系统控制器的状态转移图,状态转移图中箭头上的标注为移图,状态转移图中箭头上的标注为SS11SS22/CLRSHIFTOUT/CLRSHIFTOUT。
图图6状态转移图状态转移图1616、对于图、对于图66的的ASMASM图,若用每态一个触发器(图,若用每态一个触发器(DFFDFF)的方法实)的方法实现该系统的控制器,试写出控制器输出控制信号的逻辑表达现该系统的控制器,试写出控制器输出控制信号的逻辑表达式,和控制器中式,和控制器中DD触发器激励函数的逻辑表达式,若触发器激励函数的逻辑表达式,若XX为为88位并位并行数据输入端,输出行数据输入端,输出ZZ取自寄存器取自寄存器YY,试描述该系统实现的功,试描述该系统实现的功能。
能。
CLR=_DCLR=_D00=_=_SHIFT=_DSHIFT=_D11=_=_OUT=_DOUT=_D22=_=_功能:
功能:
_T0S1T1T2S2T0S1+T2S2T2S2+T0S1T1实现函数实现函数2YX100(0X100)