集成电路第1章优质PPT.ppt
《集成电路第1章优质PPT.ppt》由会员分享，可在线阅读，更多相关《集成电路第1章优质PPT.ppt（35页珍藏版）》请在冰豆网上搜索。
每块集成电路芯片中包含的元器件数目按集成度分类类别数字集成电路模拟集成电路MOSIC双极ICSSI1021002000300ULSI107109GSI109按晶体管数目划分的集成电路规模11单片集成电路：
它是指电路中所有的元器件都制作在同一块半导体基片上的集成电路在半导体集成电路中最常用的半导体材料是硅，除此之外还有GaAs等混合集成电路：
厚膜集成电路薄膜集成电路按使用的基片材料分类12数字集成电路数字集成电路（DigitalIC）：
它是指处理数字信号的集成电路，即采用二进制方式进行数字计算和逻辑函数运算的一类集成电路。
模拟集成电路模拟集成电路（AnalogIC）：
它是指处理模拟信号（连续变化的信号）的集成电路，通常又可分为线性集成电路和非线性集成电路：
线性集成电路：
又叫做放大集成电路，如运算放大器、电压比较器、跟随器等。
非线性集成电路：
如振荡器、定时器等电路。
数模混合集成电路数模混合集成电路（Digital-AnalogIC）：
例如数模（D/A）转换器和模数（A/D）转换器等。
按电路的功能分类13v标准通用集成电路：
通用集成电路是指不同厂家都在同时生产的用量极大的标准系列产品。
这类产品往往集成度不高，然而社会需求量大，通用性强。
v专用集成电路：
根据某种电子设备中特定的技术要求而专门设计的集成电路简称ASIC，其特点是集成度较高功能较多，功耗较小，封装形式多样。
按应用领域分类14v“自底向上”（Bottom-up）“自底向上”的设计路线，即自工艺开始，先进行单元设计，在精心设计好各单元后逐步向上进行功能块、子系统设计直至最终完成整个系统设计。
在模拟IC和较简单的数字IC设计中，大多仍采用“自底向上”的设计方法。
v“自顶向下”（Top-down）其设计步骤与“自底向上”步骤相反。
设计者首先进行行为设计；
其次进行结构设计；
接着把各子单元转换成逻辑图或电路图；
最后将电路图转换成版图。
1.3集成电路设计步骤15VLSI数字IC的设计流图模拟IC的设计流图16全定制方法（Full-CustomDesignApproach）半定制方法（Semi-CustomDesignApproach）1.4集成电路设计方法17全定制IC：
硅片没有经过加工，其各掩模层都要按特定电路的要求进行专门设计适用于要求得到最高速度、最低功耗和最省面积的芯片设计版图设计时采用人工设计，对每个器件进行优化，芯片性能获得最佳，芯片尺寸最小设计周期长，设计成本高，适用于性能要求极高或批量很大的产品，模拟电路一、全定制方法18二、半定制方法半定制的设计方法分为门阵列（GA：
GateArray）法和门海（GS：
SeaofGates）；
标准单元（SC:
StandardCell）法；
积木块（BB：
BuildingBlockLayout）；
可编程逻辑器件（PLD：
ProgrammableLogicDevice）设计法。
19门阵列是指在一个芯片上把形状和尺寸完全相同的单元排列成阵列，每个单元内部含有若干器件，单元之间留有高度固定的布线通道。
门海设计技术是把由一对不共栅的P管和N管组成的基本单元铺满整个芯片（除I/O区外），基本单元之间无氧化隔离区，布线通道不确定，宏单元连线在无用器件区上进行。
门阵列法和门海20门阵列法设计流程图门阵列法设计流程图21门阵列方法的设计特点：
门阵列方法的设计特点：
设计周期短，设计成本低，适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路。
不足：
设计灵活性较低；
门利用率低；
芯片面积浪费。
门海方法的设计特点：
门利用率高，集成密度大，布线灵活，保证布线布通率。
仍有布线通道，增加通道是单元高度的整数倍，布线通道下的晶体管不可用。
221）标准单元法）标准单元法概念：
概念：
从标准单元库中调用事先经过精心设计的逻辑单元，并排列成行，行间留有可调整的布线通道，再按功能要求将各内部单元以及输入/输出单元连接起来，形成所需的专用电路。
芯片布局：
芯片中心是单元区，输入/输出单元和压焊块在芯片四周，基本单元具有等高不等宽的结构，布线通道区没有宽度的限制，利于实现优化布线。
标准单元法和积木块法23SC法设计流程与门阵列法相似，但有若干基本的不同点：
法设计流程与门阵列法相似，但有若干基本的不同点：
（1）在门阵列法中逻辑图是转换成门阵列所具有的单元或宏单元，而标准单元法则转换成标准单元库中所具有的标准单元。
（2）门阵列设计时首先要选定某一种门复杂度的基片，因而门阵列的布局和布线是在最大的门数目、最大的压焊块数目、布线通道的间距都确定的前提下进行的。
标准单元法则不同，它的单元数、压焊块数取决于具体设计的要求，而且布线通道的间距是可变的，当布线发生困难时，通道间距可以随时加大，因而布局和布线是在一种不太受约束的条件下进行的。
（3）门阵列设计时只需要定制部分掩膜版，而标准单元设计后需要定制所有的各层掩膜版。
24与门阵列法相比，标准单元法有明显的优点：
与门阵列法相比，标准单元法有明显的优点：
（1）芯片面积的利用率比门阵列法要高。
芯片中没有无用的单元，也没有无用的晶体管。
（2）可以保证100的连续布通率。
（3）单元能根据设计要求临时加以特殊设计并加入库内，因而可得到较佳的电路性能。
（4）可以与全定制设计法相结合。
在芯片内放入经编译得到的宏单元或人工设计的功能块。
标准单元法也存在不足：
（1）原始投资大：
单元库的开发需要投入大量的人力物力；
当工艺变化时，单元的修改工作需要付出相当大的代价，因而如何建立一个在比较长的时间内能适应技术发展的单元库是一个突出问题。
（2）成本较高：
由于掩膜版需要全部定制，芯片的加工也要经过全过程，因而成本较高。
只有芯片产量达到某一定额（几万至十几万），其成本才可接受。
252）积木块法）积木块法（BB）又称通用单元设计法。
与标准单元不同之处是：
第一，它既不要求每个单元（或称积木块）等高，也不要求等宽。
每个单元可根据最合理的情况单独进行版图设计，因而可获得最佳性能。
设计好的单元存入库中备调用。
第二，它没有统一的布线通道，而是根据需要加以分配。
通用单元法示意图26BB单元：
单元：
较大规模的功能块（如ROM、RAM、ALU或模拟电路单元等），单元可以用GA、SC、PLD或全定制方法设计。
BBBB布图特点：
布图特点：
任意形状的单元（一般为矩形或“L”型）、任意位置、无布线通道。
BB方法特点：
方法特点：
较大的设计自由度，可以在版图和性能上得到最佳的优化。
布图算法发展中：
通道不规则，连线端口在单元四周，位置不规则。
27可编程逻辑器件设计可编程逻辑器件设计方法概念：
用户通过生产商提供的通用器件自行进行现场编程和制造，或者通过对“与”、“或”矩阵进行掩膜编程，得到所需的专用集成电路器件名“与”矩阵“或”矩阵输出电路PROM固定可编程固定PLA可编程可编程固定PAL可编程固定固定GAL可编程固定可由用户组态四种简单PLD器件的比较281.5电子设计自动化技术概论电子设计自动化技术概论随着IC集成度的不断提高，IC规模越来越大、复杂度越来越高，采用CAD辅助设计是必然趋势。
第一代IC设计CAD工具出现于20世纪60年代末70年代初，但只能用于芯片的版图设计及版图设计规则的检查。
第二代CAD系统随着工作站（Workstation）的推出出现于80年代。
其不仅具有图形处理能力，而且还具有原理图输入和模拟能力。
如今CAD工具已进入了第三代，称之为EDA系统。
其主要标志是系统级设计工具的推出和逻辑设计工具的广泛应用。
29工作站平台上的主流工作站平台上的主流EDA软件简介软件简介：
1）CandenceEDA软件软件Candence公司为IC设计者提供了丰富的设计工具，包括：
数字系统模拟工具Verilog-XL；
电路图设计工具Composer；
电路模拟工具AnalogArtist；
射频模拟工具SpectreRF；
版图编辑器VirtuosoLayout；
布局布线工具Preview；
版图验证工具Dracula等302）SynopsysEDA软件软件Synopsys公司在EDA业界以它的综合工具而称著。
Synopsys倡高层设计，使用该公司的综合工具，现今已有八成的ASIC是由高层设计的，它支持VHDL全集，允许概念级验证，可以自动生成特定艺的门级网表。
Synopsys公司2002年合并了Avant！
公司之后，拥有了一系列深亚微米ASIC设计的专业化工具，包括优秀的模拟工具Hspice，使得底层设计能力得到了提升。
313）MentorEDA软件软件具有EDA全线产品，包括：
设计图输入；
数字电路设计工具；
模拟电路分析工具；
数/模混合电路分析工具；
逻辑综合工具；
故障分析模拟工具；
PCB设计；
ASIC设计与校验；
自动测试矢量生成（ATPG）；
系统设计工具；
数字信号处理（DSP）工具；
FPGA设计等。
324）ZeniEDA软件软件九天（Zeni）系统是熊猫（Panda）系统的改进版。
熊猫系统是我国在80年代后期自主开发的面向全定制和半定制大规模集成电路而设计的，具有可支持10万元件规模设计能力的大型集成电路计算机辅助设计系统。
九天（Zeni）系统包含3个子系统，覆盖了集成电路设计的主要过程，包括：
基于语言的和基于图形的设计输入，各个级别
升级会员 