数电-组合逻辑电路练习题PPT文件格式下载.ppt

数电-组合逻辑电路练习题PPT文件格式下载.ppt

《数电-组合逻辑电路练习题PPT文件格式下载.ppt》由会员分享，可在线阅读，更多相关《数电-组合逻辑电路练习题PPT文件格式下载.ppt（46页珍藏版）》请在冰豆网上搜索。

元件。

因而在逻辑功能上，当时的输入信号决定着当时的输出信号。

第第44页页数字电子技术数字电子技术数字电子技术数字电子技术第第第第33章章章章组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路单项选择题单项选择题单项选择题单项选择题3、下列器件中，实现逻辑加法运算的是下列器件中，实现逻辑加法运算的是（）。

半加器半加器A全加器全加器B加法器加法器C或或门D分分析析提提示示半加器、全加器、加法器等电路，是实现算术加法运算而不半加器、全加器、加法器等电路，是实现算术加法运算而不是实现逻辑加法运算。

是实现逻辑加法运算。

或或门门电路不是实现逻辑加法运算。

电路不是实现逻辑加法运算。

第第55页页数字电子技术数字电子技术数字电子技术数字电子技术第第第第33章章章章组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路单项选择题单项选择题单项选择题单项选择题4、可以有多个输入信号同时有效的编码器是、可以有多个输入信号同时有效的编码器是（）。

二进制编码器二进制编码器A二二十进制编码器十进制编码器B优先编码器优先编码器C8421BCD码编码器码编码器D分分析析提提示示二进制编码器、二二进制编码器、二十进制编码器（十进制编码器（8421BCD码编码器是二码编码器是二十进制编码器的一种），其输入量有约束，任一时刻只允许一十进制编码器的一种），其输入量有约束，任一时刻只允许一个输入信号有效，只对有效的一个输入信号进行编码。

即限制输个输入信号有效，只对有效的一个输入信号进行编码。

即限制输入方式保证任一时刻只对一个输入信号进行编码。

入方式保证任一时刻只对一个输入信号进行编码。

优先编码器，输入量无约束，允许同一时刻有多个输入信号优先编码器，输入量无约束，允许同一时刻有多个输入信号有效，但只对其中一个优先级别高的输入信号进行编码。

即电路有效，但只对其中一个优先级别高的输入信号进行编码。

即电路能选择一个输入信号进行编码。

能选择一个输入信号进行编码。

第第66页页数字电子技术数字电子技术数字电子技术数字电子技术第第第第33章章章章组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路单项选择题单项选择题单项选择题单项选择题5、3线线8线译码器线译码器74LS138，当控制端使其处于不译码状态时，当控制端使其处于不译码状态时，各输出端的状态为各输出端的状态为（）。

全为全为0状态状态A全为全为1状态状态B为为0为为1状态都有状态都有C以上均不对以上均不对D分分析析提提示示74LS138是是0输出有效的输出有效的3线线8线译码器，处于不译码状态时线译码器，处于不译码状态时各输出端应无输出，即为全为各输出端应无输出，即为全为1状态状态。

第第77页页数字电子技术数字电子技术数字电子技术数字电子技术第第第第33章章章章组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路单项选择题单项选择题单项选择题单项选择题6、下列不是、下列不是3线线8线译码器线译码器74LS138输出端状态的是输出端状态的是（）。

01011100A10111111B11111111C11111110D分分析析提提示示译码工作时，译码工作时，74LS138是是0输出有效的输出有效的3线线8线译码器，每线译码器，每输入一组代码，输入一组代码，8个输出端只有个输出端只有1个输出端为个输出端为0，其他输出端为，其他输出端为1；

处于不译码状态时各输出端全为处于不译码状态时各输出端全为1。

第第88页页数字电子技术数字电子技术数字电子技术数字电子技术第第第第33章章章章组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路单项选择题单项选择题单项选择题单项选择题7、n位代码输入的位代码输入的二进制译码器，每输入一组代码时，有输出信号二进制译码器，每输入一组代码时，有输出信号的输出端个数为的输出端个数为（）。

1个个A2个个Bn个个C2n个个D分分析析提提示示二进制译码器工作时，将所输入的一组代码翻译成唯一的一二进制译码器工作时，将所输入的一组代码翻译成唯一的一个十进制数。

因此，每输入一组代码仅个十进制数。

因此，每输入一组代码仅1个输出端有输出信号。

个输出端有输出信号。

第第99页页数字电子技术数字电子技术数字电子技术数字电子技术第第第第33章章章章组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路单项选择题单项选择题单项选择题单项选择题8、0输出有效的输出有效的3线线8线译码器线译码器74LS138，若使输出，若使输出Y3=0，则输入量则输入量A2A1A0应为应为（）。

000A110B011C100D分分析析提提示示74LS138译码器，译码器，处于译码工作状态时，每个输出是以输入处于译码工作状态时，每个输出是以输入A2、A1、A0为变量构成的最小项再取反，即为变量构成的最小项再取反，即。

若使若使，则要求则要求，即要求输入量即要求输入量A2A1A0的取值为的取值为011。

第第1010页页数字电子技术数字电子技术数字电子技术数字电子技术第第第第33章章章章组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路单项选择题单项选择题单项选择题单项选择题9、4位二进制译码器位二进制译码器，其输出端个数为，其输出端个数为（）。

4个个A16个个B8个个C1010个个D分分析析提提示示二进制译码器，工作时将输入变量的全部取值组合都翻译成二进制译码器，工作时将输入变量的全部取值组合都翻译成十进制数。

十进制数。

4位二进制译码器，有位二进制译码器，有4个输入变量，应译成个输入变量，应译成24=16个十进个十进制数，即有制数，即有16个输出端。

个输出端。

第第1111页页数字电子技术数字电子技术数字电子技术数字电子技术第第第第33章章章章组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路单项选择题单项选择题单项选择题单项选择题10、集成、集成4位二进制数据比较器为最低位芯片时位二进制数据比较器为最低位芯片时，级联输入端（扩展，级联输入端（扩展端）的接法是端）的接法是（）。

（ab）=0,（a=b）=0,（ab）=1,（a=b）=0,（ab）=0,（a=b）=1,（ab）=,（a=b）=,（ab）=0,（a=b）=1,（ab）=0、（a=b）=1、（ab）=0、（a=b）=1、（aB时输出时输出Y=1，则输出，则输出Y的表达式为的表达式为Y=。

参参考考答答案案AB分分析析提提示示ABY000010101110真真值值表表列出真值表：

列出真值表：

由真值表写出逻辑表达式：

第第3939页页数字电子技术数字电子技术数字电子技术数字电子技术第第第第33章章章章组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路填空题填空题填空题填空题A&

=11FBC8、如图所示的组合逻辑电路，输出逻辑表达式如图所示的组合逻辑电路，输出逻辑表达式Y=。

参参考考答答案案AB+C分分析析提提示示由门的运算关系，由输入端到输出端逐级写出逻辑表达式再由门的运算关系，由输入端到输出端逐级写出逻辑表达式再化简：

化简：

第第4040页页数字电子技术数字电子技术数字电子技术数字电子技术第第第第33章章章章组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路填空题填空题填空题填空题A3A2A1A0B3B2B1B074LS283DCBAS3S2S1S0COCIWXYZ+5V9、由由4位加法器位加法器74LS283构成构成的组合逻辑电路如图所示，逻的组合逻辑电路如图所示，逻辑功能是辑功能是。

参参考考答答案案将余将余3码转换成码转换成8421BCD码码分分析析提提示示4位加法器位加法器74LS283的进位输入的进位输入CI=0,被加数输入被加数输入B3B2B1B0=1101,输出关系式：

输出关系式：

WXYZ=DCBA+1101是余是余3码转换成码转换成8421BCD码的关系式。

码的关系式。

第第4141页页数字电子技术数字电子技术数字电子技术数字电子技术第第第第33章章章章组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路填空题填空题填空题填空题10、如图所示的组合逻辑电路，如图所示的组合逻辑电路，其输出逻辑表达式其输出逻辑表达式F（A,B,C）=m（）。

参参考考答答案案3，5，6，7Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0S1S2S374LS138ABC1&

F分分析析提提示示由逻辑图写出输出逻辑表达式：

由逻辑图写出输出逻辑表达式：

第第4242页页数字电子技术数字电子技术数字电子技术数字电子技术第第第第33章章章章组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路填空题填空题填空题填空题11、如图所示的组合逻辑电路，如图所示的组合逻辑电路，当输入当输入ABC=XYZ时，时，输出输出F=，当输入，当输入ABCXYZ时，输出时，输出F=，该电路的逻辑功能是该电路的逻辑功能是。

A2A1A074LS138Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0D0D1D2D3D4D5D6D7YF81MUXABCXYZ参参考考答答案案01对对2个三位二进制数进行同比较个三位二进制数进行同比较分分析析提提示示由于译码器由于译码器0输出有效，所以当输出有效，所以当时，时，、，若，若也等于也等于，则