中兴设计开发部电路设计规范Word文档格式.doc
《中兴设计开发部电路设计规范Word文档格式.doc》由会员分享，可在线阅读，更多相关《中兴设计开发部电路设计规范Word文档格式.doc（74页珍藏版）》请在冰豆网上搜索。
《规范》制图部分以Cadence平台ConceptHDL原理图工具为依据，但其大部分内容不局限于该工具的约束。
《规范》总体上由检查条目、详细说明、附录3部分构成。
“检查条目”部分浓缩了各种规范条款和经验，以简明扼要的形式加以描述。
对部分条目内容，在“详细说明”部分进行了解释和举例，通过Ctrl–左键点击可以跟踪到相应位置。
建议在阅读条目的同时，对详细说明进行阅读，理解检查项的意义，并主动避免异常出现。
《规范》中检查项共有三种等级：
“规定”，“推荐”和“提示”。
标记为“规定”的条目在设计中必须遵守，如果因为设计实际需要不能遵守其中某些条款，则必须进行说明并经过评审确认。
说明文档同原理图评审异常记录、原理图一同基线。
标记为“推荐”的条目为根据一般情况推荐遵守的内容。
建议开发工程师在设计时阅读推荐该部分的内容和说明，根据实际设计情况选择恰当的设计实现。
标记为“提示”的条目，一般是难以从原理图角度检查的问题和很难有结论的问题，不做规范约束，提醒开发工程师在设计中注意相关问题，避免出错。
《规范》只能涵盖硬件原理图设计中已知的常见问题，所以在开发过程和评审/走查过程中不排除《规范》之外的设计异常，开发/评审人员应该根据经验对这些问题进行处理。
在开发过程中使用
硬件开发工程师必须了解《规范》的内容并在开发中遵循《规范》的指导，在设计完成之后要进行自查。
在同行评审/走查过程中使用
规范的检查条目部分抽出单独成为《原理图检查单》，评审人员必须了解《规范》并按照《检查单》的每一条目对原理图进行检查。
培训中使用
《规范》中包含了大量设计开发部积累的硬件开发知识和经验，可以作为学习使用。
硬件工程师可以学习并掌握检查条目的内容以及对条目的详细说明，学习部门经验。
修订
本文档在编写和积累过程中不可避免的有疏漏和错误之处，同时产品开发、归档的规范也可能发生变化。
如果发现本文档中有错误、遗漏、不可实施等各类问题，应在ClearQuest上直接提出故障项（提变更库中提文档故障，选择3G硬件平台），跟踪解决。
目录
第一部分检查条目 5
1. 原理图制图规范 5
2. 电路设计 7
2.1 通用要求 7
2.2 逻辑器件应用 8
2.3 时钟设计 9
2.4 保护器件应用 10
2.5 可编程逻辑器件 10
2.6 电源设计 11
2.7 其他应用经验 12
3. 可靠性设计 14
4. 信号完整性/电源完整性设计 15
5. 系统相关设计 16
6. 可生产性设计 17
7. 可测试性设计 17
7.1 JTAG 17
7.2 测试点 18
7.3 电路可测试性 18
7.4 系统可测试性 18
第二部分详细说明 19
1. 原理图制图规范 19
2. 电路设计 25
2.1 通用要求 25
2.2 逻辑器件应用 30
2.3 时钟设计 41
2.4 保护器件应用 46
2.5 可编程逻辑器件 48
2.6 电源设计 51
2.7 其他应用经验 55
3. 可靠性设计 58
4. 信号完整性/电源完整性设计 59
5. 系统相关设计 62
6. 可生产性设计 65
7. 可测试性设计 69
7.1 JTAG 69
7.2 测试点 70
7.3 电路可测试性 70
7.4 系统可测试性 71
附录 71
附录1部门相关资源列表 71
参考文献 71
编后记 74
第一部分检查条目
1.原理图制图规范
编号
级别
条目内容
1
规定
原理图必须采用公司统一原理图库。
2
原理图应采用0.100栅格
3
原理图正文字体设置参照原理图设计规范，采用默认设置。
说明文字为82mil，管脚号为66mil。
4
原理图封面字体应调整到与栏目字体基本等大（建议使用180mil字体）。
5
原理图首页放置ZTE_Cover_A4做为封面，不加图框。
模块电路不加封面
6
原理图除首页之外，一律采用ZTE_frameA4或者ZTE_frameA4plus图框。
只有在元器件符号很大，无法在图框中摆放的情况下方可以选用ZTE_frameA3图框。
7
原理图首页封面Checked，Normalized和Approved三项不填写，其他条目需要正确填写。
模块电路无封面
8
原理图各页图框上除了Checked一项外，均须正确填写。
填写的内容和页码、总页数等信息应以规定的用户变量（CustomerText）进行标注。
模块电路除外
9
除封面页，每一页左下角应该采用环境变量注明修改日期；
除封面和目录页之外，每页的左下角标注本页的功能说明。
10
原理图必须署名。
多人设计原理图应在相应页码署各自的名字；
封面签署单板负责人姓名。
署名采用汉语拼音，大写字母，姓在前，名在后，以一个英文空格符隔开。
对于改版、借鉴的原理图，签署最后一次修改者的姓名并由其对原理图质量负责。
11
提示
放置一个Standard库中的ZTE_frameA4plus图框，以用户变量的形式正确填写所有内容，包括说明、日期等信息，其他页拷贝该页内容可以加快工作速度，并使各页保持一致。
12
推荐
目录页放置2个Contents框，左侧为目录，右侧为模块调用情况。
两框应水平方向应对齐。
如果原理图页数较多，目录页只写目录，增加目录页说明模块调用情况。
13
原理图各页内容依次为：
封面、目录、电源、时钟、CPU、存储器、逻辑、背板（母板）接口等。
14
每页内容紧凑但不杂乱、拥挤。
15
原理图上所有的文字方向应该统一，文字的上方应该朝向原理图的上方（正放文字）或左方（侧放文字）。
16
原理图上的各种标注应清晰，不允许文字重叠。
交叉标注另行规定
17
各个芯片的局部去耦电容应和芯片布在同一页面或者就近放在下一页面上，并增加说明；
多个器件的去耦电容共用一页图纸时，应标注去耦电容是为哪个器件放置；
全局去耦（旁路）电容可以在电源部分或者原理图最后部分放置，并增加“GLOBEDECOUPLING”字样说明。
18
仅和芯片相关的上拉或下拉电阻等器件，建议放置在芯片附近。
19
电阻（电阻网络除外）、电容（电容网络除外）、电感的管脚标注，器件的path信息等不必要信息不要显示。
20
元器件的位号要显示在该元件的附近位置，不应引起歧义。
21
芯片的型号和管脚标注，精密电阻、大功率电阻、极性电容、高耐压电容、共模电感、变压器、晶振，保险丝等有特殊要求的器件参数要显示出来，LED应标示型号或颜色。
22
差分信号规定使用“+/-”符号，“+/-”可以在网络名的中间或末尾。
23
无特殊要求（例如系统方案命名需求）差分信号以“+/-”结尾。
24
E1信号线采用TIP来表示同轴电缆芯线（双绞线的+），用RING来表示同轴电缆屏蔽层（双绞线的-）。
25
有确定含义的低电平有效信号采用*或者_N（引入逻辑的需要用_N）后缀结尾。
“有确定含义”包括但不限于如下信号：
片选，读写，控制，使能。
26
所有的时钟网络要有网络标号，以CLK字符结尾，以便于SI分析、PCB布线和检查；
非时钟信号禁止以CLK等时钟信号命名后缀结尾。
时钟信号命名应体现出时钟频率信息。
27
采用串联端接的信号（包括时钟），串阻在原理图上应就近放置于驱动器的输出端。
串阻和驱动器之间不放置网络标号，串阻后的网络进行命名（时钟信号必须命名并满足时钟信号的命名规范）。
28
所有单板内部电源网络的命名都必须采用“VCC”开头，单板接口电源的定义和系统定义保持统一。
29
经过滤波的电源必须命名，命名也必须以“VCC”开头。
30
在PCB布线时有特殊要求的网络要定义网络名，推荐在原理图上注明要求。
31
全局电源和地应调用原理图库中的符号。
32
确认多个部分组成的器件原理图库，在打包过程中位号正确，没有出现错位等现象。
33
不推荐使用“Location”硬属性解决位号错位问题。
34
使用Alias连接的网络，必须使用网络标号的方式进行连接，不能使用连线（wire）进行连接。
35
禁止使用SIZE属性放置多个器件，例如测试点、去耦电容、光学定位点等。
36
所有出页网络应放置出页符offpage/offpg，出页符的方向应和信号流向一致。
原理图必须进行交叉标注。
除总线等字符太多无法调整的网络之外，交叉标注的字符不应重叠。
37
offpage/offpg符号的调用，应根据信号流向采用正确的符号，不应将符号进行翻转、镜像后使用。
38
Offpage/offpg符号和交叉标注文字应尽量对齐。
39
器件管脚上的引线，应引出后再分叉，不得直接在器件管脚上分叉。
40
兼容设计、料单可配置部分、调试用最终不安装部分器件，应在原理图上注明。
41
原理图中的实现与设计说明中的描述一致。
信号的命名应有意义。
逻辑芯片管脚命名与设计说明、逻辑设计说明文档一致。
建议信号命名尽量和有意义的芯片管脚命名一致。
42
提供各单点网络列表和未连接管脚列表，并一一确认
43
采用Cadence提供的工具对原理图和PCB的网表一致性进行检查。
44
原理图打印为PDF文件时，推荐使用Arial字体。
45
模块电路不加封面和目录页。
46
模块电路内部位号禁止使用硬属性。
47
模块电路使用Standard库中的inport，outport和ioport和顶层相连。
48
模块电路设计其他规范待添加
2.电路设计
2.1通用要求
单板网络的连接必须正确无误。
（个人自查）
器件之间的接口电平匹配。
PECL到LVPECL的接口使用交流耦合（直流平衡情况）或3电阻端接。
采用交流耦合作热拔插时需注意防止因电容积累电荷放电导致器件损伤，可在电容与单板输入/输出
升级会员 