基于FPGA的数字时钟设计毕业设计论文.doc

基于FPGA的数字时钟设计毕业设计论文.doc

《基于FPGA的数字时钟设计毕业设计论文.doc》由会员分享，可在线阅读，更多相关《基于FPGA的数字时钟设计毕业设计论文.doc（49页珍藏版）》请在冰豆网上搜索。

摘要

本设计为一个多功能的数字时钟，具有时、分、秒计数显示功能，以24小时循环计数；具有校对功能。

本设计采用EDA技术，以硬件描述语言VerilogHDL为系统逻辑描述语言设计文件，在QUARTUSII工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。

系统由时钟模块、控制模块、计时模块、数据译码模块、显示以及组成。

经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统能够完成时、分、秒的分别显示，按键进行校准，整点报时，闹钟功能。

关键词：

数字时钟，硬件描述语言，VerilogHDL，FPGA

Abstract

Thedesignforamulti-functionaldigitalclock,withhours,minutesandsecondscountdisplaytoa24-hourcyclecount;haveprooffunctionsfunction.TheuseofEDAdesigntechnology,hardware-descriptionlanguageVHDLdescriptionlogicmeansforthesystemdesigndocuments,inQUAETUSIItoolsenvironment,atop-downdesign,bythevariousmodulestogetherbuildaFPGA-baseddigitalclock.Themainsystemmakeupoftheclockmodule,controlmodule,timemodule,datadecodingmodule,displayandbroadcastmodule.Aftercompilingthedesignandsimulationprocedures,theprogrammablelogicdevicetodownloadverification,thesystemcancompletethehours,minutesandsecondsrespectively,usingkeystocleared,tocalibratingtime.Andontimealarmandclockfordigitalclock.

Keywords：

digitalclock,hardwaredescriptionlanguage,VerilogHDL,FPGA

目录

摘要 1

Abstract 2

第一章 绪论 1

1.1. 选题意义与研究现状 1

1.2. 国内外研究及趋势 1

1.3. 论文结构 2

第二章 编程软件及语言介绍 3

2.1 QuartersII编程环境介绍 3

2.1.1 菜单栏 3

2.1.2 工具栏 8

2.1.3 功能仿真流程 9

2.2 VerilogHDL语言介 10

2.2.1 什么是verilogHDL语言 10

2.2.2 主要功能 11

第三章 数字化时钟系统硬件设计 13

3.1 系统核心板电路分析 13

3.2 系统主板电路分析 15

3.2.1 时钟模块电路 15

3.2.2 显示电路 15

3.2.3 键盘控制电路 17

3.2.4 蜂鸣电路设计 17

第四章 数字化时钟系统软件设计 18

4.1 整体方案介绍 18

4.1.1 整体设计描述 18

4.1.2 整体信号定义 19

4.1.3 模块框图 20

4.2 分频模块实现 20

4.2.1 分频模块描述 20

4.2.2 分频模块设计 20

4.2.3 分频模块仿真 21

4.3 计时模块实现 21

4.3.1 计时模块描述与实现 21

4.3.2 计时模块仿真 23

4.4 按键处理模块实现 23

4.4.1 按键处理模块描述 23

4.4.2 按键去抖处理模块设计 24

4.4.3 按键模块去抖仿真 24

4.5 闹钟模块实现 25

4.5.1 闹钟模块设计 25

4.5.2 闹钟设定模块仿真 25

4.6 蜂鸣器模块实现 25

4.6.1 蜂鸣器模块描述 25

4.6.2 蜂鸣器模块实现 26

4.6.3 蜂鸣器模块仿真 27

4.7 显示模块实现 27

4.7.1 显示模块描述 27

4.7.2 显示模块实现 27

4.7.3 显示模块仿真 29

第五章 系统调试及运行结果分析 30

5.1 硬件调试 30

5.2 软件调试 31

5.3 调试过程及结果 31

5.4 调试注意事项 33

第六章 总结和展望 34

5.5 总结 34

5.6 展望 34

参考文献 35

致谢 36

附录 37

III

浙江理工大学科技与艺术学院本科毕业设计（论文）

第一章绪论

1.1.选题意义与研究现状

在这个时间就是金钱的年代里，数字电子钟已成为人们生活中的必需品。

目前应用的数字钟不仅可以实现对年、月、日、时、分、秒的数字显示，还能实现对电子钟所在地点的温度显示和智能闹钟功能，广泛应用于车站、医院、机场、码头、厕所等公共场所的时间显示。

随着现场可编程门阵列（fieldprogram-mablegatearray，FPGA）的出现，电子系统向集成化、大规模和高速度等方向发展的趋势更加明显，作为可编程的集成度较高的ASIC，可在芯片级实现任意数字逻辑电路，从而可以简化硬件电路，提高系统工作速度，缩短产品研发周期。

故利用FPGA这一新的技术手段来研究电子钟有重要的现实意义。

设计采用FPGA现场可编程技术，运用自顶向下的设计思想设计电子钟。

避免了硬件电路的焊接与调试，而且由于FPGA的I/O端口丰富，内部逻辑可随意更改，使得数字电子钟的实现较为方便。

本课题使用CycloneEP1C6Q240的FPGA器件，完成实现一个可以计时的数字时钟。

该系统具有显示时、分、秒，智能闹钟，按键实现校准时钟，整点报时等功能。

满足人们得到精确时间以及时间提醒的需求，方便人们生活。

1.2.国内外研究及趋势

随着人们生活水平的提高和生活节奏的加快，对时间的要求越来越高，精准数字计时的消费需求也是越来越多。

二十一世纪的今天，最具代表性的计时产品就是电子时钟，它是近代世界钟表业界的第三次革命。

第一次是摆和摆轮游丝的发明，相对稳定的机械振荡频率源使钟表的走时差从分级缩小到秒级，代表性的产品就是带有摆或摆轮游丝的机械钟或表。

第二次革命是石英晶体振荡器的应用，发明了走时精度更高的石英电子钟表，使钟表的走时月差从分级缩小到秒级。

第三次革命就是单片机数码计时技术的应用，使计时产品的走时日差从分级缩小到1/600万秒，从原有传统指针计时的方式发展为人们日常更为熟悉的夜光数字显示方式，直观明了，并增加了全自动日期、星期的显示功能，它更符合消费者的生活需求！

因此，电子时钟的出现带来了钟表计时业界跨跃性的进步。

我国生产的电子时钟有很多种，总体上来说以研究多功能电子时钟为主，使电子时钟除了原有的显示时间基本功能外，还具有闹铃，报警等功能。

商家生产的电子时钟更从质量，价格，实用上考虑，不断的改进电子时钟的设计，使其更加的具有市场。

1.3.论文结构

第一章详细论述了近些年来，数字化时钟系统研究领域的动态及整个数字化时钟系统的发展状况，同时分析了所面临的问题与解决方案，从而提出了本论文的研究任务。

第二章从研究任务着手，选择符合设计要求的常用芯片及其它元器件，详细论述了各接口电路的设计与连接，以模块化的形式，整合数字化时钟硬件的设计从小到大，从局部到整体，循序渐进，最终实现一个功能齐全的数字化时钟系统。

第三章根据系统设计要求，着手对数字化时钟系统软件进行功能的实现，将各功能模块有机结合，实现时钟走时，实现闹铃、整点报时附加功能。

第四章按照设计思路，在联机调试过程中，对时钟系统的不足和缺点进行分析，将调试过程作重点的记录。

第五章对全文的总结，对本系统功能实现以及制作过程中需要注意的方面，及整个系统软件编写中所吸取的经验教训进行论述，同时，也对整个研究应用进行展望。

第二章编程软件及语言介绍

2.1QuartersII编程环境介绍

运行环境设计采用quartusII软件实现，因此针对软件需要用到的一些功能在这里进行描述.

QuartusII软件界面简单易操作，如下图2.1:

图2.1QuartusII软件界面图

2.1.1菜单栏

1）【File】菜单

QuartusII的【File】菜单除具有文件管理的功能外，还有许多其他选项

图2.2QuartusII菜单栏图

（1）【New】选项：

新建工程或文件，其下还有子菜单

【NewQuartusIIProject】选项：

新建工程。

【DesignFile】选项：

新建设计文件，常用的有：

AHDL文本文件、VHDL文本文件、VerilogHDL文本文件、原理图文件等。

【VectorWaveformFive】选项：

矢量波形文件。

（2）【Open】选项：

打开一个文件。

（3）【NewProjectWizard】选项：

创建新工程。

点击后弹出对话框。

单击对话框最上第一栏右侧的“…”按钮，找到文件夹已存盘的文件，再单击打开按钮，既出现如图所示的设置情况。

对话框中第一行表示工程所在的工作库文件夹，第二行表示此项工程的工程名，第三行表示顶层文件的实体名，一般与工程名相同。

图2.3QuartusII新建工程图

（4）【creat/update】选项:

生成元件符号。

可以将设计的电路封装成一个元件符号，供以后在原理图编辑器下进行层次设计时调用。

2）【View】菜单：

进行全屏显示或对窗口进行切换，包括层次窗口、状态窗口、消息窗口等。

图2.4QuartusII菜单栏全屏切换图

3）【Assignments】菜单

（1）【Device】选项：

为当前设计选择器件。

（2）【Pin】选项：

为当前层次树的一个或多个逻辑功能块分配芯片引脚或芯片内的位置。

（3）【TimingAnanlysisSetting】选项：

为当前设计的tpd、tco、tsu、fmax等时间参数设定时序要求。

（4）【EDAtoolsetting】选项：

EDA设置工具。

使用此工具可以对工程进行综合、仿真、时序分析，等等。

EDA设置工具属于第三方工具。

（5）【Setting】选项：

设置控制。

可以使用它对工程、文件、参数等进行修改，还可以设置编译器、仿真器、时序分析、功耗分析等。

（6）【assignmenteditor】选项：

任务编辑器。

（7）【pinplanner】选项：

可以使用它将所设计电路的I/O引脚合理的分配到已设定器件的引脚上。

图2.5QuartusII菜单栏设定引脚下拉图

4）【processing】菜单

【processing】菜单的功能是对所设计的电路进行编译和检查设计的正确性。

（1）【Stopprocess】选项：

停止编译设计项目。

（2）【StartCompilation】选项：

开始完全编译过程，这里包括分析与综合、适

配、装配文件、定时分析、网表文件提取等过程。

（3）【analyzecurrentfile】选项：

分析当前的设计文件，主要是对当前设计文

件的语法、语序进行检查。

（4）【compilationreport】选项：

适配信