数字频率计Word文件下载.docx
《数字频率计Word文件下载.docx》由会员分享,可在线阅读,更多相关《数字频率计Word文件下载.docx(9页珍藏版)》请在冰豆网上搜索。
![数字频率计Word文件下载.docx](https://file1.bdocx.com/fileroot1/2022-10/28/d759cb1e-7250-487b-ba72-35e4136a3eca/d759cb1e-7250-487b-ba72-35e4136a3eca1.gif)
2、测量的频率范围是0999999Hz。
3、结果用十进制数显示。
主要参考资料:
[1]潘松著.EDA技术实用教程(第二版).北京:
科学出版社,2005.
[2]康华光主编.电子技术基础模拟部分.北京:
高教出版社,2006.
[3]阎石主编.数字电子技术基础.北京:
高教出版社,2003.
完成期限2011.3.11
指导教师
专业负责人
2011年3月7日
一、总体设计思想
1.基本原理
它不仅可以测量正弦波、方波、三角波、尖脉冲信号和其他具有周期特性的信号的频率,而且还可以测量它们的周期。
经过改装,可以测量脉冲宽度,做成数字式脉宽测量仪;
可以测量电容做成数字式电容测量仪;
在电路中增加传感器,还可以做成数字脉搏仪、计价器等。
因此数字频率计在测量物理量方面应用广泛。
本设计用VHDL在CPLD器件上实现数字频率计测频系统,能够用十进制数码显示被测信号的频率,能够测量正弦波、方波和三角波等信号的频率,而且还能对其他多种物理量进行测量。
具有体积小、可靠性高、功耗低的特点。
数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。
采用VDHL编程设计实现的数字频率计,除被测信号的整形部分、键输入部分和数码显示部分以外,其余全部在一片FPGA芯片上实现,整个系统非常精简,而且具有灵活的现场可更改性。
在不更改硬件电路的基础上,对系统进行各种改进还可以进一步提高系统的性能。
该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。
根据数字频率计的基本原理,本文设计方案的基本思想是分为五个模块来实现其功能,即整个数字频率计系统分为分频模块、控制模块、计数模块、译码模块和量程自动切换模块等几个单元,并且分别用VHDL对其进行编程,实现了闸门控制信号、计数电路、锁存电路、显示电路等。
在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此,频率的测量就显得更为重要。
测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速,以及便于实现测量过程自动化等优点,是频率测量的重要手段之一。
本设计中使用的就是直接测频法,即在一定闸门时间内测量被测信号的脉冲个数;
即用计数器在计算1S内输入信号周期的个数。
数字频率计是数字电路中的一个典型应用,实际的硬件设计用到的器件较多,连线比较复杂,而且会产生比较大的延时,造成测量误差、可靠性差。
以EDA工具作为开发手段,运用VHDL等硬件描述语言,将使整个系统简化,在一定程度上可以避免以上问题,提高了系统的整体性能和可靠性。
2.设计原理图:
本次数字频率计的原理框图如下:
被测信号
译码显示
锁存器
计数器
III
I
↑↑
频率控制部分
V
II
二、设计步骤和调试过程
1、总体设计电路
本实验通过频率控制模块,将1KHZ的时钟信号clk分频为0.5HZ后分别取反赋给锁存端和计数使能端,这样计数器计数一秒完成后实现数据的锁存,然后输出。
当计数使能端和基准脉冲信号都出现低电平的时候,锁存信号产生,同时计数复位信号有效,将计数器清零,从新开始计数。
设计原理图:
2、模块设计和相应模块程序
频率控制部分:
libraryieee;
useieee.std_logic_1164.all;
useieee.std_logic_unsigned.all;
entityctlis
port(clk:
instd_logic;
ena:
outstd_logic;
clr:
lock:
outstd_logic
);
endctl;
architecturectl_acofctlis
signalx:
std_logic;
begin
process(clk)
variablecnt:
integer
range999downto0;
begin
ifclk'
eventandclk='
1'
then
ifcnt<
999then
cnt:
=cnt+1;
elsecnt:
=0;
x<
=notx;
endif;
endprocess;
ifclk='
0'
andx='
thenclr<
='
;
elseclr<
endprocess;
lock<
ena<
=x;
endctl_ac;
十进制计数器:
cnt10
entitycnt10is
--时钟信号
--清零信号
--时钟使能信号
cq:
bufferstd_logic_vector(3downto0);
cout:
outstd_logic--进位信号
endcnt10;
architectureoneofcnt10is
process(clk,clr,ena)
ifclr='
thencq<
="
0000"
elsifclk'
ifena='
ifcq="
1001"
elsecq<
=cq+1;
process(cq)
thencout<
elsecout<
end;
锁存器:
entityreg4is
instd_logic_vector(3downto0);
led:
outstd_logic_vector(3downto0)
endreg4;
architectureoneofreg4is
process(clk,cq)
begin
thenled<
=cq;
数码显示部分:
entityxianshiis
y:
outstd_logic_vector(6downto0));
endxianshi;
architectureoneofxianshiis
process(clk,led)
caseledis
when"
=>
y<
0111111"
when"
0001"
0000110"
0010"
1011011"
0011"
1001111"
0100"
1100110"
0101"
1101101"
0110"
1111101"
0111"
0000111"
1000"
1111111"
whenothers=>
0000000"
endcase;
end;
3、仿真及仿真结果分析
4、实验调试结果
对频率计数器输入T(f_in)=0.001s,得到结果F=999hz(理论值为1000hz)
T(f_in)=0.0000125s,得到的输出结果为F=79999hz(理论值为80000hz)
分析:
输出值总是比理论值小1hz
三、结论及心得体会
本次试验让我更了解了VHDL语言的应用,VHDL的语言规范更是我们要了解的重点。
quartusⅡ软件是我们这次使用的主要软件。
这款软件我们在学习VHDL时已经接触并使用过。
这款软件有很多注意之处。
如输入法的半全角。
字母字符的输入都有很多注意点。
这款软件编程量较大,所以很容易出错,所以运用此款软件一定要耐心细心。
这次的课程设计,锻炼了我的应用能力,制作能力。
动手能力的加强有助于我在今后的设计学习中更加顺利的进行。
六、参考文献
[1]潘松著,《EDA技术实用教程(第二版)》,北京:
[2]康华光主编,《电子技术基础模拟部分》,北京:
[3]阎石主编,《数字电子技术基础》,北京:
[4]谭会生等主编,《EDA技术及应用》,西安电子科技大学出版社,2001
[5]彭介华,《电子技术课程设计指导》高等教育出版社,2000
东北石油大学课程设计成绩评价表
课程名称
EDA技术课程设计
题目名称
学生姓名
学号
指导教师姓名
职称
序号
评价项目
指标
满分
评分
1
工作量、工作态度和出勤率
按期圆满的完成了规定的任务,难易程度和工作量符合教学要求,工作努力,遵守纪律,出勤率高,工作作风严谨,善于与他人合作。
20
2
课程设计质量
课程设计选题合理,计算过程简练准确,分析问题思路清晰,结构严谨,文理通顺,撰写规范,图表完备正确。
45
3
创新
工作中有创新意识,对前人工作有一些改进或有一定应用价值。
5
4
答辩
能正确回答指导教师所提出的问题。
30
总分
评语:
指导教师:
2011年3月11日