电子抢答器Word格式文档下载.docx
《电子抢答器Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《电子抢答器Word格式文档下载.docx（9页珍藏版）》请在冰豆网上搜索。
选手在规定的30s定时时间内抢答时，抢答器完成：
优先判断、编号显示、扬声器提示,倒计时显示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"
清除"
和"
状态开关。
关键词：
抢答器;
8D锁存器；
禁止二次抢答
摘要·
·
2
第一章锁存器·
4
1.1锁存器的结构·
1.2锁存器的种类及区别·
1.3锁存器的特点·
5
1.4锁存器的应用·
第二章电子抢答器·
7
2.1抢答器的类型·
2.1.1电子抢答器·
2.1.2电脑抢答器·
2.2抢答器的功能要求·
2.2抢答器的应用·
第三章8D锁存器制作多路抢答器·
9
3.1电路结构·
3.2电路工作原理·
10
3.3电路元器件的选择及参数·
3.4器件的工作原理·
11
3.4.174LS373·
3.4.2发光二极管·
12
3.4.3半导体三极管·
3.4常见故障及处理方法·
结论·
参考文献·
13
第一章锁存器
1.1锁存器的结构
锁存器：
由若干个钟控DE触发器构成的一次能存储多位二进制代码的时序逻辑电路。
是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。
锁存，就是把信号暂存以维持某种电平状态。
锁存器的最主要作用是缓存，其次完成高速的控制其与慢速的外设的不同步问题，再其次是解决驱动的问题，最后是解决一个I/O既能输出也能输入的问题。
简单锁存器描述：
锁存器输出端的状态不会随输入端的状态变化而变化，只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。
通常只有0和1两个值。
典型的逻辑电路是D触发器。
由若干个钟控D触发器构成的一次能存储多位二进制代码的时序逻辑电路，叫锁存器件。
锁存器是一种在异步时序逻辑电路系统中用来储存信息的一种电子电路。
一个锁存器可以储存一位的信息。
锁存器通常会有多个一起出现，有些会有特别的名称，像是4位锁存器（可以储存四个位）和8位锁存器（可以储存八个位）。
8位锁存器74LS373的逻辑图，其中使能端G加入CP信号，D为数据信号。
输出控制信号为0时，锁存器的数据通过三态门进行输出。
应用场合数据有效延迟后于时钟信号有效。
这意味着时钟信号先到，数据信号后到。
1.2锁存器的种类及区别
锁存器一般有74LS和74HC两种
74LS属于TTL类型的集成电路，而74HC属于CMOS集成电路。
LS、HC二者高电平低电平定义不同，HC高电平规定为0.7倍电源电压，低电平规定为0.3倍电源电压。
LS规定高电平为2.0V，低电平为0.8V。
带负载特性不同。
HC上拉下拉能力相同，LS上拉弱而下拉强。
输入特性不同。
HC输入电阻很高，输入开路时电平不定。
LS输入内部有上拉，输入开路时为高电平。
（1）74LS系列是“低功耗肖特基TTL”，统称74LS系列。
其改进型为“先进低功耗肖特基TTL”，既74ALS系列，它的性能比74LS更好。
（2）74HC系列，它具有CMOS的低功耗和相当于74LS高速度的性能，属于一种高速低功耗产品。
（3）上述两者的工作频率都在30mHz以下，74ALS略高，可达50mHz。
（4）但它们的工作电压却大不相同：
74LS系列为5V，74HC系列为2~6V。
（5）扇出能力：
74LS系列为20，而74HC系列在直流时则高达1000以上，但在交流时很低，由工作频率决定
74HC属于CMOS系列，输入阻抗高，输出电压高（4.9V为逻辑1），驱动能力差；
74LS属于TTL系列，输出电压较低（3.5V为逻辑1），驱动能力较强；
与单片机匹配，关系不大，但尽量用同一类型的芯片
1.3锁存器的特点
锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。
锁存器不同于触发器，它不在锁存数据时，输出端的信号随输入信号变化，就像信号通过一个缓冲器一样；
一旦锁存信号起锁存作用，则数据被锁住，输入信号不起作用。
锁存器也称为透明锁存器，指的是不锁存时输出对于输入是透明的。
我听过的最多的就是它是电平触发的。
锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，当锁存器处于使能状态时，输出才会随着数据输入发生变化。
（简单地说，它有两个输入，分别是一个有效信号EN,一个输入数据信号DATA_IN，它有一个输出Q，它的功能就是在EN有效的时候把DATA_IN的值传给Q，也就是锁存的过程）。
应用场合：
数据有效迟后于时钟信号有效。
在某些运算器电路中有时采用锁存器作为数据暂存器。
缺点：
时序分析较困难。
不要锁存器的原因有二：
1、锁存器容易产生毛刺，2、锁存器在ASIC设计中应该说比ff要简单，但是在FPGA的资源中，大部分器件没有锁存器这个东西，所以需要用一个逻辑门和ff来组成锁存器，这样就浪费了资源。
优点：
面积小。
锁存器比FF快，所以用在地址锁存是很合适的，不过一定要保证所有的latch信号源的质量，锁存器在CPU设计中很常见，正是由于它的应用使得CPU的速度比外部IO部件逻辑快许多。
latch完成同一个功能所需要的门较触发器要少，所以在asic中用的较多。
1.4锁存器的应用
所谓锁存器，就是输出端的状态不会随输入端的状态变化而变化，仅在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号到来时才改变。
典型的锁存器逻辑电路是D触发器电路。
锁存器的最主要作用是缓存，其次完成高速的控制其与慢速的外设的不同步问题，再其次是解决驱动的问题，最后是解决一个I/O口既能输出也能输入的问题。
在某些应用中，单片机的I/O口上需要外接锁存器。
例如，当单片机连接片外存储器时，要接上锁存器，这是为了实现地址的复用。
假设，MCU端口其中的8路的I/O管脚既要用于地址信号又要用于数据信号，这时就可以用锁存器先将地址锁存起来。
８０５１访问外部存储器时Ｐ０口和Ｐ２口共做地址总线，Ｐ０口常接锁存器再接存储器。
以防止总线间的冲突。
而Ｐ２口直接接存储器。
因为单片机内部时序只能锁住Ｐ２口的地址，如果用Ｐ０口传输数据时不用锁存器的话，地址就改变了。
看看８０５１单片机总线操作的时序图对我们很有帮助。
由于数据总线、地址总线共用Ｐ０口，所以要分时复用。
先送地址信息，由ＡＬＥ使能锁存器将地址信息锁存在外设的地址端，然后送数据信息和读写使能信号，在指定的地址进行读写操作。
使用锁存器来区分开单片机的地址和数据，８０５１系列的单片机用的比较多，也有一些单片机内部有地址锁存功能，如８２７９就不用锁存器了。
注意，并不是一定要接锁存器，要看其地址线和数据线的安排，只有数据和地址线合用的情况下才会需要锁存器，其目的是防止在传数据时，地址线被数据所影响！
这是由单片机数据与地址总线复用造成的，接RAM时加锁存器是为了锁存地址信号。
如果单片机的总线接口只作一种用途，不需要接锁存器；
如果单片机的总线接口要作两种用途，就要用两个锁存器。
例如：
一个口要控制两个LED，对第一个LED送数据时，“打开”第一个锁存器而“锁住”第二个锁存器，使第二个LED上的数据不变。
对第二个LED送数据时，“打开”第二个锁存器而“锁住”第一个锁存器，使第一个LED上的数据不变。
如果单片机的一个口要做三种用途，则可用三个锁存器，操作过程相似。
然而在实际应用中，我们并不这样做，只用一个锁存器就可以了，并用一根I/O口线作为对锁存器的控制之用（接74373的ＬＥ，而ＯＥ可恒接地）。
所以，就这一种用法而言，可以把锁存器视为单片机的I/O口的扩展器。
第二章电子抢答器
2.1抢答器的类型
在竞赛、文体娱乐活动（抢答活动）中，能准确、公正、直观地判断出抢答者的机器。
通过抢答者的指示灯显示、数码显示和警示显示等手段指示出第一抢答者。
2.1.1电子抢答器
一般抢答器由单片机以及外围电路组成，分为八路十路等不同，八路和十路的差别是，抢答器背面的接口有几组，和外形没有关系。
多适用于学校和企事业单位举行的简单的抢答活动非语音记分抢答器构造很简单，就是一个抢答器的主机和一个抢答按钮组成，在抢答过程中选手是没有记分的显示屏
升级会员 