计算机组成原理课后答案第四章庞海波Word文件下载.docx
《计算机组成原理课后答案第四章庞海波Word文件下载.docx》由会员分享，可在线阅读，更多相关《计算机组成原理课后答案第四章庞海波Word文件下载.docx（27页珍藏版）》请在冰豆网上搜索。
只读型光盘
FlashMemory:
快擦型存储器，是性能价格比好，可靠性高的可擦写非易失型存储器
2.计算机中哪些部件可用于存储信息，请按其速度、容量和价格/位排序说明。
寄存器、缓存、主存、磁盘、磁带等。
速度按顺序越来越慢，容量越来越高和价格/位越来越低
3.存储器的层次结构主要体现在什么地方？
为什么要分这些层次，计算机如何管理这些层次？
存储器的层次结构主要体现在Cache—主存和主存一辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分
析，接近于Cache的速度，而容量和位价却接近于主存。
主存一辅存层次在存储系统中主要起扩容作用，其容量和位价接近于辅存，而速度接近
于主存
4.说明存取周期和存取时间的区别。
存取周期和存取时间的主要区别是：
存取时间仅为完成一次存取操作的时间，而存取
周期不仅包含操作时间，还包含操作后线路的恢复时间。
即:
存取周期=存取时间+恢复时间
5.什么是存储器的带宽？
若存储器的数据总线宽度为32位，存取周期为200ns,则存
储器的带宽是多少？
解：
存储器的带宽指单位时间内从存储器进出信息的最大数量。
存储器带宽=1/200nsX32位=160M位/秒=20MB/S=5M字/秒
6.某机字长为32位，其存储容量是64KB,按字编址它的寻址范围是多少？
若主存以
字节编址，试画出主存字地址和字节地址的分配情况
存储容量是64KB时，按字节编址的寻址范围就是64KB，贝U:
按字寻址范围=64KX8/32=16K字
按字节编址时的主存地址分配图如下
7.一个容量为16KX32位的存储器，其地址线和数据线的总和是多少？
当选用下列不同规格的存储芯片时，各需要多少片？
1KX4位，2KX8位，4KX4位，16KX1位，4KX8位，8KX8位
地址线和数据线的总和=14+32=46根;
各需要的片数为：
1KX4:
16KX32/1KX4
=16
X8='
128
片
2KX8:
16KX32/2KX8
=8
X4=
:
32
4KX4:
16KX32/4KX4
=4
X8=
16KX1
16KX32/16K
X1=
32片
4KX8:
16KX32/4KX8
16
8KX8:
16KX32/8KX8=2X4=8片
8.试比较静态RAM和动态RAM。
特性
SRAM
DRAM
存储
触发器
电容
破坏性读岀
非
是
需要刷新
不要
需要
地址复用
无
有
运行速度
快
慢
集成度
低
高
功耗
适用场合
cache
大容量主存J
9.什么叫刷新？
为什么要刷新？
说明刷新有几种方法。
刷新一一对DRAM定期进行的全部重写过程；
因此安
刷新原因一一因电容泄漏而引起的DRAM所存信息的衰减需要及时补充排了定期刷新操作；
常用的刷新方法有三种一一集中式、分散式、异步式。
集中式：
在最大刷新间隔时间内，集中安排一段时间进行刷新；
分散式：
在每个读/写周期之后插入一个刷新周期，无CPU访存死时间；
异步式：
是集中式和分散式的折衷
10.半导体存储器芯片的译码驱动方式有几种？
半导体存储器芯片的译码驱动方式有两种：
线选法和重合法
线选法：
地址译码信号只选中同一个字的所有位，结构简单，费器材；
重合法：
地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。
。
可大大
节省器材用量，是最常用的译码驱动方式
11.一个8KX8位的动态RAM芯片，其内部结构排列成256X26形式，存取周期为
0.1卩S式问采用集中刷新、分散刷新及异步刷新三种方式的刷新间隔各为多少？
设DRAM的刷新最大间隔时间为2ms,
则异步刷新的刷新间隔=2ms/256行=0.0078125ms=7.8125“
即：
每7.8125p刷新一行。
集中刷新时，死时间为256*0.1us=25.6us。
分散刷新，刷新间隔0.2us,死时间为0.1us，读写周期0.2us
异步刷新,死时间0.1us,刷新间隔7.8125US。
12.画出用1024X4位的存储芯片组成一个容量为64KX8位的存储器逻辑框图。
要求将
64K分成4个页面，每个页面分16组，指出共需多少片存储芯片。
设采用SRAM芯片，则：
总片数=（64KX8位）/（1024X4位）=64X2=128片
题意分析：
本题设计的存储器结构上分为总体、页面、组三级，因此画图时也应分三
级画。
首先应确定各级的容量：
页面容量=总容量/页面数=64KX8/4=16KX8位，4片16KX8字串联成64K
X8位
16KX8位
组内片数=组容量/片容量=1KX8位/1KX4位=2片，两片1KX4位芯片位并
联成1KX8位
存储器逻辑框图：
组逻辑图如下=〔位扩展）
（字扩展）
-CEO
16KX8
（页而0）
A14
-CE1
tt1
►
（页面1）
41
I
-CE2
A15
（页面2）
|
-CE3
■
（页面3）
m
Al5-0MED77
13.设有一个64KX8位的RAM芯片，试问该芯片共有多少个基本单元电路（简
称存储基元）？
欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应
满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解
答。
答:
存储基元总数=64KX8位=512K位=2A19位;
设存储器有X根地址线和Y根数据线
则有2AX*丫=2人19
T一0厶ooo
由上可看出：
片字数越少，片字长越长，引脚数越多。
片字数、片位数均按2的幂变
化。
结论：
如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种：
地
址线=19根，数据线=1根；
或地址线=18根，数据线=2根。
因此，有两种解答，512K*1位和256K*2位
存储器，试问：
（1）该机所允许的最大主存空间是多少？
（2）若每个模块板为
32KX8位，共需几个模块板？
（3）每个模块板内共有几片RAM芯片？
（4）共有多
少片RAM?
（5）CPU如何选择各模块板？
（1）218=256K,则该机所允许的最大主存空间是256KX8位（或256KB）;
（2）模块板总数=256KX8/32KX8=8块；
（3）板内片数=32KX8位/4KX4位=8X2=16片；
（4）总片数=16片X8=128片；
（5）CPU通过最高3位地址译码选板，次高3位地址译码选片。
地址格式分配如下：
板地址
片地址
片内地址
1?
1,141211
3512
15.设CPU共有16根地址线，8根数据线，并用MREQ（低电平有效）作访存控制信号，RW作读写命令信号（高电平为读，低电平为写）。
现有下列存储芯片：
ROM
（2KX8位，4KX4位，8KX8位），RAM（1KX4位，2KX8位，4KX8位）及74138译码器和其他门电路（门电路自定）。
试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。
要求：
（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；
（2）指出选用的存储芯片类型及数量；
（3）详细画出片选逻辑。
（1）地址空间分配图如下
A15~A12
A11~A8
A7~A4
A3~A0
0~4K
0000
1111
4K~8K
0001
8k~12k
0010
12k~16k
0011
（2）选片：
4KX4位：
2片;
4KX8位：
3片;
（3）CPU和存储器连接逻辑图及片选逻辑
16.CPU假设同上题，现有8片8KX8位的RAM芯片与CPU相连，试回答：
（1）用74138译码器画出CPU与存储芯片的连接图;
（2）写出每片RAM的地址
范围；
（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的
存储芯片都有与其相同的数据，分析故障原因。
（4）根据
（1）的连接图，若出现地址
线A13与CPU断线，并搭接到高电平上，将出现什么后果？
（1）CPU与存储器芯片连接逻辑图：
（此题画法不标准，见15题答案画法）
（2）地址空间分配
0000~1FFF0~8K；
2000~3fff8K~16K；
4000~5fff16k~24K6000~7FFF
24k~32k
8000~9FFF32~40K；
A000~Bfff40K~48K；
C000~Dfff48k~56K
EOOO~FFFF56k~64k
（3）如果运行时发现不论往哪片RAM写入数据后，以AOOOH为起始地址的存储芯片都有与其相同的数据，则根本的故障原因为：
该存储芯片的片选输入端很可能总是处于低电平。
可能的情况有：
该片的-CS端与-WE端错连或短路；
该片的-CS端与CPU的-MREQ端错连或短路；
该片的-CS端与地线错连或短路。
在此，假设芯片与译码器本身都是好的。
（4）如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为“的情况。
此时存储器只能寻址A13=1的
升级会员 