广工EDA数字逻辑课后习题答案及解析Word下载.docx

广工EDA数字逻辑课后习题答案及解析Word下载.docx

《广工EDA数字逻辑课后习题答案及解析Word下载.docx》由会员分享，可在线阅读，更多相关《广工EDA数字逻辑课后习题答案及解析Word下载.docx（16页珍藏版）》请在冰豆网上搜索。

〔101

四、综合题

〔1

①

②

③

〔2

函数卡诺图如下：

化简结果为：

②F<

A,B,C,D>

=Σm<

0,2,4,5,6,7,8,10,12,14>

③F<

1,2,6,7,10,11>

+Σd<

3,4,5,13,15>

〔3

该逻辑图所对应的逻辑表达式如下

真值表如下

A

B

C

Y

1

根据真值表,可写出标准与或式如下

〔4

根据表达式画出逻辑图如下

第2章

〔1B〔2CDA〔3D〔4C

〔5C〔6B〔7D〔8B

〔9A〔10B

〔4√

〔5√〔6×

〔9×

〔10√〔11√

三、综合题

1．解：

由于0110+1011+1=10010,因此Cout输出1,S3~S1输出0010

2．解：

〔1分析设计要求

……

〔2列真值表

〔3写逻辑表达式

〔4画逻辑图

3．解：

〔2列编码表

4．解：

S1

S0

D

Y0

Y1

Y2

Y3

5．解：

根据乘法原理

显然,电路的输入输出信号有：

输入信号：

被乘数A〔A2A1A0,乘数B〔B1B0

输出信号：

乘积P〔P4P3P2P1P0

由乘法原理可见,此乘法器需要6个与门及一个4位加法器,故选择2片74HC08及1片74HC283。

逻辑图：

连线图：

6．解：

4位有符号二进制数比较器的输入信号分别为A数〔A3A2A1A0、B数〔B3B2B1B0,其中A3及B3分别为两个数的符号位,A2~A0、B2~B0为数值位；

输出信号仍然是G、E、S,分别表示大于、等于、小于三种比较结果。

依据多位有符号二进制数的比较原理,可列出真值表。

〔3写逻辑表达式

用Gi表示Ai＞Bi,Ei表示Ai＝Bi,Si表示Ai＜Bi,可得到输出变量G、E、S的逻辑表达式：

由前面介绍的1位比较器可知：

则4位有符号数值比较器的输出函数表达式可写成

显然S的值也可由其他两个值的输出得到,表达式为

〔4画逻辑图：

根据以上表达式,结合1位二进制数比较器的设计结果,可得到4位有符号二进制数比较器的逻辑图。

7．解：

由于有符号二进制补码数的最高位是符号位,符号位为"

0"

的数要比符号位为"

1"

的数大,当符号位相同时,以其余数值位的大小决定比较结果。

因此有符号数的比较和无符号数的比较,差异仅在最高位,可将两个有符号数的最高位取反后,利用比较器74HC85进行比较。

连线图如下：

8．解：

<

1>

分析设计要求。

4位二进制补码——原码转换器有4位补码输入,4位原码输出。

2>

列真值表。

设定变量：

设4位补码输入变量为A<

A3A2A1A0>

4位原码输出变量为Y<

Y3Y2Y1Y0>

根据补码数转换为原码数的转换规则,可列真值表如下。

4位补码-原码转换真值表

输入

输出

对应十

进制数

A3

A2

A1

A0

2

3

4

5

6

7

×

-7

-6

-5

-4

-3

-2

-1

3>

化简逻辑函数。

由真值表可得到逻辑函数Y3～Y0的卡诺图,如下。

图2-594位原码-补码转换器卡诺图

由卡诺图化简,写出逻辑表达式如下：

4>

画逻辑图。

根据以上表达式,画出4位补码-原码转换器逻辑图如下图。

9．解：

根据检奇电路的要求,电路需要3个输入信号、1个输出信号。

用A、B、C三个变量作为输入变量,用Y作为输出变量。

根据题目要求,可列出真值表如下。

真值表

〔3化简逻辑函数

由真值表可画出卡诺图。

由卡诺图写出最简与或式如下

〔4用译码器实现时,由于输入变量有3个,因此应选择3线-8线译码器〔74HC138。

若在电路连接时,将A、B、C分别接到译码器的A2、A1、A0端,即A2=A,A1=B,A0=C,则上式可改写为：

由74HC138的输出函数：

可得

根据以上逻辑表达式画出连线图如下：

〔5用数据选择器实现时,由于输入变量个数为n=3,由i=n-1=3-1=2,可知,应选择4选1的数据选择器〔74HC153实现该函数功能。

若在电路连接时,将B、C分别接到数据选择器的S1、S0端,即

则检奇电路的输出表达式可改写为

由于4选1数据选择器的输出函数式为

显然,若要用数据选择器实现Y函数,只须令

根据以上分析可知,如果将4选1数据选择器的输入端按以下关系连接,可实现检奇电路函数的功能。

按以上关系式连接的连线图如下。

第3章

〔1C〔2C〔3A〔4A

〔5A〔6D〔7C〔8A

〔9C〔10D〔11C〔12C

〔13C〔14D

〔1×

〔2×

〔3×

〔4√

〔5√〔6×

〔7√〔8×

〔9√〔10×

〔1保持、置0、置1,Clk↓有效

〔2保持、置0、置1、翻转,Clk↓有效

〔3置0、置1,Clk↑有效

〔4保持、翻转,Clk↑有效

〔5翻转

〔6有效状态

〔7能自启动

〔8时序

〔94

〔106

〔1解：

〔2解：

〔3解：

〔4解：

1状态图

2状态表

现态

次态

3利用卡诺图化简

Q2n+1Q1n+1

Q1nQ0n

Q2n

00

01

11

10

Q0n+1B

由于D触发器的特性方程Qn+1=D

显然

5画逻辑图

6画时序图

〔5解：

1列出状态表

2写出输出函数、状态函数及特性函数

3分析能否自启动

存在无效状态,将=010,代入次态方程,得=101,C=0；

将=101,代入次态方程,得=010,C=1。

该电路是一个不能自启动的时序电路,需修改。

修改Q0状态函数：

Q0n+1

使其驱动函数改为：

将无效状态010、101分别代入状态函数,得

显然可以自启动。

4逻辑图

5时序图

〔6解：

代入中,得

状态表：

Z

状态图：

存在无效状态,能自启动。

时序图：

〔7解：

利用异步清零方式设计十进制计数器

由异步清零方式,当74HC161的计数值达到1010时,立刻产生清零信号。

即Q3Q2Q1Q0=1010时,使=0,对应的清零信号的逻辑关系是：

另外,当Q3Q2Q1Q0=1001时,应使进位C=1,对应的进位输出的逻辑关系是：

由上述清零逻辑及进位逻辑,可画出由74HC161及门电路构成十进制计数器的逻辑图,如下图所示。

〔8解：

方法一：

两片74HC161各构造成十进制计数器后,两个十进制计数器级联构造100进制计数器。

用74HC161构造的十进制计数器如下图。

参照课本图3-74的方法级联后,100进制计数器的连线图如下图。

〔9解：

设计出六进制计数器的输出