广工EDA数字逻辑课后习题答案及解析Word下载.docx

1、101四、综合题12函数卡诺图如下：化简结果为：F=mF+d3该逻辑图所对应的逻辑表达式如下真值表如下ABCY1根据真值表,可写出标准与或式如下4根据表达式画出逻辑图如下第2章1B2CDA3D4C5C6B7D8B9A10B45691011三、综合题1解：由于 0110 + 1011 + 1 = 1 0010,因此 Cout输出1,S3 S1输出00102解：1分析设计要求2列真值表 3写逻辑表达式4画逻辑图3解：2列编码表4解：S1S0DY0Y1Y2Y35解：根据乘法原理显然,电路的输入输出信号有：输入信号：被乘数AA2A1A0,乘数BB1B0输出信号：乘积PP4P3P2P1P0由乘法原理可见

2、,此乘法器需要6个与门及一个4位加法器,故选择2片74HC08及1片74HC283。逻辑图：连线图：6解：4位有符号二进制数比较器的输入信号分别为A数A3A2A1A0、B数B3B2B1B0,其中A3及B3分别为两个数的符号位,A2A0、B2B0为数值位；输出信号仍然是G、E、S,分别表示大于、等于、小于三种比较结果。依据多位有符号二进制数的比较原理,可列出真值表。3写逻辑表达式用Gi表示AiBi,Ei表示AiBi,Si表示AiBi,可得到输出变量G、E、S的逻辑表达式：由前面介绍的1位比较器可知：则4位有符号数值比较器的输出函数表达式可写成显然S的值也可由其他两个值的输出得到,表达式为4画逻辑

3、图： 根据以上表达式,结合1位二进制数比较器的设计结果,可得到4位有符号二进制数比较器的逻辑图。7解：由于有符号二进制补码数的最高位是符号位,符号位为0的数要比符号位为1的数大,当符号位相同时,以其余数值位的大小决定比较结果。因此有符号数的比较和无符号数的比较,差异仅在最高位,可将两个有符号数的最高位取反后,利用比较器74HC85进行比较。连线图如下：8解：分析设计要求。4位二进制补码原码转换器有4位补码输入,4位原码输出。2列真值表。设定变量：设4位补码输入变量为A,4位原码输出变量为Y,根据补码数转换为原码数的转换规则,可列真值表如下。4位补码-原码转换真值表输入输出对应十进制数A3A2A

4、1A0234567-7-6-5-4-3-2-13化简逻辑函数。由真值表可得到逻辑函数Y3Y0的卡诺图,如下。图2-59 4位原码-补码转换器卡诺图由卡诺图化简,写出逻辑表达式如下：4画逻辑图。根据以上表达式,画出4位补码-原码转换器逻辑图如下图。9解：根据检奇电路的要求,电路需要3个输入信号、1个输出信号。用A、B、C三个变量作为输入变量,用Y作为输出变量。根据题目要求,可列出真值表如下。真值表3化简逻辑函数由真值表可画出卡诺图。由卡诺图写出最简与或式如下4用译码器实现时,由于输入变量有3个,因此应选择3线-8线译码器74HC138。若在电路连接时,将A、B、C分别接到译码器的A2、A1、A0

5、端,即A2=A,A1=B,A0=C,则上式可改写为：由74HC138的输出函数：可得根据以上逻辑表达式画出连线图如下：5用数据选择器实现时,由于输入变量个数为n=3,由i=n-1=3-1=2,可知,应选择4选1的数据选择器74HC153实现该函数功能。若在电路连接时,将B、C分别接到数据选择器的S1、S0端,即则检奇电路的输出表达式可改写为由于4选1数据选择器的输出函数式为显然,若要用数据选择器实现Y函数,只须令根据以上分析可知,如果将4选1数据选择器的输入端按以下关系连接,可实现检奇电路函数的功能。按以上关系式连接的连线图如下。第3章1C 2C 3A 4A5A 6D 7C 8A9C 10D

6、11C 12C13C 14D1 2 3 45 6 7 89 101保持、置0、置1, Clk有效2保持、置0、置1、翻转, Clk有效3置0、置1,Clk有效4保持、翻转, Clk有效5翻转6有效状态7能自启动8时序941061解：2解：3解：4解：1状态图2状态表现态次态3利用卡诺图化简Q2n+1Q1n+1Q1n Q0nQ2n00011110Q0n+1 B由于D触发器的特性方程Qn+1=D显然 5画逻辑图6画时序图5解：1列出状态表2写出输出函数、状态函数及特性函数3分析能否自启动存在无效状态,将=010,代入次态方程,得=101,C=0；将=101,代入次态方程,得=010,C=1。该电路

7、是一个不能自启动的时序电路,需修改。修改Q0状态函数：Q0n+1使其驱动函数改为：将无效状态010、101分别代入状态函数,得显然可以自启动。4逻辑图5时序图6解：代入中,得状态表：Z状态图：存在无效状态,能自启动。时序图：7解：利用异步清零方式设计十进制计数器由异步清零方式,当74HC161的计数值达到1010时,立刻产生清零信号。即Q3Q2Q1Q0=1010时,使=0,对应的清零信号的逻辑关系是：另外,当Q3Q2Q1Q0=1001时,应使进位C=1,对应的进位输出的逻辑关系是：由上述清零逻辑及进位逻辑,可画出由74HC161及门电路构成十进制计数器的逻辑图,如下图所示。8解：方法一：两片74HC161各构造成十进制计数器后,两个十进制计数器级联构造100进制计数器。用74HC161构造的十进制计数器如下图。参照课本图3-74的方法级联后,100进制计数器的连线图如下图。9解：设计出六进制计数器的输出