基于双CPU井深测量系统设计毕业设计论文Word文档格式.docx

基于双CPU井深测量系统设计毕业设计论文Word文档格式.docx

《基于双CPU井深测量系统设计毕业设计论文Word文档格式.docx》由会员分享，可在线阅读，更多相关《基于双CPU井深测量系统设计毕业设计论文Word文档格式.docx（54页珍藏版）》请在冰豆网上搜索。

在向下钻探的过程中，当钻杆下降到卡座位置时，大钩与钻杆脱离，向上提升到一钻杆的高度，接入一根钻杆，再将大钩与钻杆重新连接，继续向下钻探一根钻杆的深度。

如此反复，可完成几百、上千米的钻井任务。

因此，钻井深度的测量公式为：

钻井深度=钻杆数量单根钻杆长度-大钩距地面高度

（1）图1-1是钻井系统结构示意图Fig.1-1Thestructureofdrillingsystem当需要向上提升钻头时，有大钩向上提升出一根完整的钻杆，然后由井架底部的卡座加紧地下的其他钻杆和钻头，这时候就可以将地面上的钻杆移去。

地面上的钻杆移去后，大钩向下运动，与卡座夹住的钻杆连接，再松开卡座，于是又可向上提升钻头。

重复这一过程就可以把地下很深的钻头提升到地面1。

从式

（1）可以看出，测量井深的关键在于统计井下钻杆的数量。

因为工作现场的特殊性，更换钻杆的数量不能由人工输入到计算机，只能由测量仪器自动判断。

由于钻井过程复杂，在实际操作过程中会出现多次加钻杆、减钻杆的操作。

因此准确判断增加、减少钻杆的操作是确保统计井下钻杆数量的关键。

根据上面介绍，可以通过大钩的位置和载荷来判断是否在进行增加、减少钻杆的操作：

若大钩的载荷为零，说明钻杆被卡座卡住，要进行增加、减少钻杆的操作。

若大钩载荷变为零时大钩的位置在井架的底部，表明要增加一根钻杆；

若大钩载荷变为零时大钩的位置在井架的上部，表明要移去一根钻杆。

大钩与绞盘上的绞绳相连接，绞盘转动控制绞绳的收放，从而实现大钩的升降。

在一台特定的井架中，绞盘的直径D，绞绳的直径、每层能缠绕的圈数是固定的。

因此，通过测绞盘的转动圈数与转动位置，即可测量出大钩的实际高度。

根据井深测量系统的原理，我设计完成的双CPU井深测量系统，做到了下述技术要求,其总体设计的电路结构框图如图1-2所示。

图1-2双CPU井深测量系统框图Fig.1-2Double-CPUdepthmeasurementsystemdiagram2设计原则2.1先进性先进性在系统设计中采用目前世界上先进的前端测量备和主控电路。

按照国际上成熟的系统结构进行工程安装。

2.2扩展性扩展性整个系统的设计满足目前各个所在的需要，同时考虑到以后系统升级扩展的需要，我为系统留有余地。

在本设计中，设计已考虑到系统的基本容量，而且系统的输入输出都还可以扩充。

2.3安全性和可靠性安全性和可靠性系统设备都选用技术先进、性能可靠的成熟产品，所有这些设备的技术参数都符合国家有关标准的规定。

控制电路具保护功能，防止非法修改内部参数；

主控设备都具有自动诊断系统故障的能力，便于提前发现设备早期出现的故障，最大限度的保障系统长期安全可靠的运行。

3总体设计技术要求、技术措施3.1技术要求技术要求在进行石油钻探过程中，由于井下状况复杂且不易预测，需及时掌握钻井的状态，以保证钻井的质量与钻井的安全。

在石油钻探现场广泛使用的井深仪就是用来监控钻井状态的重要智能。

我们经过长期调查研究，从技术上认真分析，认为需满足下列技术要求，方能实现功能完善、操作方便这两个主要目标：

1）显示大钩的高度位置。

2）时显示钻井深度。

能记录钻井过程中的工况数据和操作状态。

这些数据可以通过仪器查询、显示，也可以通过仪器打印出来存档，还可以通过通讯接口3）到位管理计算机进行处理和观察。

4）现场掉电保护功能，在现场突然停电的情况下，能保存好各种现场数据，在现场恢复供电后能根据保存的数据继续工作。

5）校正功能。

3.2技术措施技术措施上述要求是一项艰巨的任务但也是必须要达到的目标。

为此我经过长期努力，采用以下技术措施，实现了上述目标：

在设计的过程中采用了为了实时显示大钩高度选用了MAX191型A/D转换器，显示钻井深度选用了TLP521-4光电隔离器件。

为了即使显示和处理突然停电的情况，选用了MAX813监控电路。

在钻井过程中需要记录各种时间则选用了W29C040数据存储芯片。

4系统总体设计为了准确测量大钩的高度和换钻杆的过程，井深测量仪必须一直监视大钩悬重信号和绞盘的编码器信号。

编码器信号是数字信号，可以采用中断方式接收，但悬重信号是模拟信号，必须由CPU一直采样测量并监视。

在仪器运行过程中，还有一些信号需要CPU及时相应，如何打印机送数据、LCD显示状态的查询、键盘的处理、管理计算机通信的响应等。

显然，当CPU结构响应其他工作请求时，就有可能漏掉对悬重信号的监测。

为此，本设计采用了双CPU结构，一个CPU负责测量，一个CPU负责事物处理，仪器的内部结构如图4-1所示。

图4-1井深系统内部结构Fig.4-1Depthsysteminternalstructure4.1事物处理事物处理CPU设计设计在本设计中事物处理CPU和测量CPU都采用的是ATMEL公司生产的AT89S52单片机作为下位机节点的微处理器。

AT89S52是一个8k字节可编程EEPROM的高性能微控制器。

具有内存较大，功能强，抗干扰能力强、软硬件资源都比较丰富等特点，其外围接口电路简单，具有很高的性价比，成本低，其价格仅是DSP的五分之一，而且它经过多年的发展，技术也相当的成熟。

它与工业标准MCS-51的指令和引脚兼容，因而是一种功能强大的微控制器，它对很多嵌入式控制应用提供了一个高度灵活有效的解决方案。

AT89S52的引脚如图4-2所示：

图4-2AT89S52引脚图Fig.4-2PinofAT89S52AT89S52性能简介：

1）主电源引脚VCC接电源端。

GND是接地端。

2）XTAL1：

反向振荡放大器的输入及内部时钟工作电路的输入。

XTAL2：

来自反向振荡器的输出。

3）RST：

复位输入。

当振荡器复位器件时，要保持RST脚两个机器周期的高电平时4）ALE/：

当访问外部存储器时，ALE（地址锁存允许）的输出电平用于锁存地址的低位字节。

在FLASH编程期间，引脚用于输入编程脉冲。

在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。

因此它可用作对外部输出的脉冲或用于定时目的。

然而要注意的是：

每当用作外部数据存储器时，将跳过一个ALE脉冲。

如想禁止ALE的输出可在（SFR）8EH地址置0。

此时，LE只有在执行MOVX，MOVC指令是ALE才起作用。

另外，引脚被略微拉高。

如果微处理器在外部执行外部程序时，该设定禁止ALE位无效。

5）：

外部程序存储器的读选通信号。

由外部程序存储器取指期间，每个机器周期两次有效。

但在访问外部数据存储器时，这两次有效的信号将不出现。

6）/VP：

外部访问允许端。

当保持低电平时，则在此期间外部程序存储器（0000HFFFFH），不管是否有内部程序存储器。

注意加密方式1时，将内部锁RESET；

当端保持高电平时，此间内部程序存储器。

在FLASH编程期间，此引脚用于施加12V编程电源（VPP）。

7）P0端口（P0.0P0.7）：

P0口为一个8位漏级开路双向I/O口，每个引脚吸收8个TTL门电流。

当P0口的管脚第一次写1时，被定义为高阻输入端。

P0能够用于外部程序数据存储器，它可以被定义为数据/地址的低八位。

8）P1端口（P1.0P1.7）：

P1口为一个内部上拉电阻的8位双向I/O口，P1口的缓冲器可接收，输出4个TTL门电流，当P1口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。

并因此作为输入时，P1口的管脚被外部拉低，将输出电流。

这是由于内部上拉的缘故。

9）P2端口（P2.0P2.7）：

P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。

并因此作为输入时，P2口的管脚被外部拉低，将输出电流。

这是由于内部电阻上拉的缘故。

P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。

在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。

P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

10）P3端口（P3.0P3.7）：

P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。

当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。

作为输入，由于有内部上拉电阻，那些被外部信号下拉低的引脚将输出电流（ILL）。

P3口也可作为AT89S52的一些特殊功能口，管脚功能表4-1所示：

表4-1各口线的第二功能表Tab.4-1ThesecondfuctionofeachtableP3口第二功能P3.0RXD（串行口输入口）P3.1TXD（串行口输出口）P3.2INT0（外部中断0输入）P3.3INT1（外部中断1输入）P3.4T0（定时器0的外部输入）P3.5T1（定时器1的外部输入）P3.6（外部数据存储器“写”选通）P3.7（外部数据存储器“读”选通）事物处理CPU系统以AT89S52单片机为核心构成。

详细说明如下各小节介绍。

4.1.1实时时钟芯片实时时钟芯片井深仪需要记录各类时间发生的时间，因此在仪器中需要有实时时钟芯片，设计中选择了DS12887。

DS12887是DALLAS公司制造的并行接口实时时钟芯片，具有日历时钟、报警时钟、实时时钟功能，内部带有114字节不易失性RAM，目前在单片机系统中得到广泛的应用2。

图4-3DS12887引脚排列Fig.4-3DS12887pinarrangement1）一脚说明DS12887采用24引脚双列直式封装。

引脚排列如图4-3所示各引脚功能叙述如下：

VCC和GND:

VCC接电源正端，VCC=5V（以GND为参考点）。

GND接地，所有电平均以此为