西电微原课设8088最小系统的文档格式.docx

西电微原课设8088最小系统的文档格式.docx

《西电微原课设8088最小系统的文档格式.docx》由会员分享，可在线阅读，更多相关《西电微原课设8088最小系统的文档格式.docx（18页珍藏版）》请在冰豆网上搜索。

四总结…………………………………………………………………18

概述

本系统采用8088位处理器工作在最小方式系统下，采用8282、8286、8284构成了最小系统，形成总线逻辑。

采用2764和6264构成了16KB的ROM和16KB的RAM。

在此根底之上，分别实现了一系列接口逻辑，包括采用0809实现8位的温度采集接口，采用0832实现直流电机的控制，采用8255和8253实现步进电机的控制，并设计了键盘和显示逻辑。

最后，运用Protel99SE的自动布线功能，完成了最小系统的PCB版图设计。

一电路总体设计

一、课程设计的要求

本系统完成的功能如下：

〔1〕用8088构成最小系统

〔2〕用0809组成8位温度AD变换接口电路

〔3〕用0832组成8位DA变换接口电路驱动直流电机

〔4〕用8255和8253组成步进电机控制电路

〔5〕键盘与显示功能

二、系统的总体组成

下面给出了系统的总体框图如下：

1处理器芯片选用8088，当8088的MN/MX引脚接+5V电压时，8088工作在最小方式下。

①时钟发生器采用8284A芯片

②主微处理器CPU选用8088芯片

③总线锁存器采用74LS373，用ALE的下降沿锁存。

由于8088中地址线有20条，所以地址锁存要三个8282。

④数据收发器用来对数据进展缓冲和驱动，并控制数据发送和接收方向，向CPU传送IO的数据或向IO传送CPU提供的数据。

同样由于8088中数据线只有8条，所以数据收发器只要一个8286就可以了。

⑤地址译码器采用74LS138，用地址线的高三位〔即A19、A18、A17三位〕。

译码输出Y0-Y7，共可以控制8个I/O芯片

在最小方式下，8088CPU会直接产生全部总线控制信号。

2〕只读存储器采用ROM芯片2764〔或27128〕，随机存储器6264〔或62128〕

3〕A/D转换采用0809芯片

4〕用0832D/A转换芯片的模拟信号去驱动直流电机

5〕8253+8255去控制步进电机

6〕显示器控制电路

7〕键盘控电路

8〕时钟电路、加电复位和复位电路。

9〕地址分配

ROM:

0000H—3FFFH

RAM:

8000H--BFFFH

AD:

00H—07H

DA:

40H—41H

键盘相关：

100H—103H

显示相关：

140H—141H

步进电机相关：

200H—207H

功能描述：

在最小方式下，8088CPU产生全部总线控制信号，由2764和6264构成了16KB的ROM和16KB的RAM，在此根底上，分别实现接口逻辑，

二电路各局部原理图设计

2.18088最小方式系统

8088芯片介绍引脚如如下图:

8088的MN/MX信号线接至＋5V时，系统就处于最小工作模式，即单处理器系统方式，它适合与较小规模的应用。

8088最小模式典型的系统主要由8088CPU时钟发生器8284、地址锁存器8282与数据总线收发器8286组成。

由于地址与数据、状态线分时复用，系统中需要地址锁存器。

地址锁存信号ALE控制8282的STB，用8282锁存器产生地址总线；

用8286收发器产生缓冲的数据总线。

8088的DEN信号作为8286的输出允许信号面，仅当DEN为低电平时，允许数据经8286进展传送；

8088的DT/R信号用来控制数据传送的方向，接至8286的引脚T。

当DT/R＝1时，CPU向数据总线发送数据，当DT/R＝0时，如此CPU接收来自系统总线上的数据。

数据线连至内存与I/O接口，需用数据总线收发器作驱动。

在控制总线一般负载较轻，不需要驱动，故直接从8088引出。

8088工作与最小模式，此时8088CPU提供所有的总线控制信号，以实现与存储器、I/O接口的选择。

在最小组态时，系统总线可分为几个根本局部：

地址总线、数据总线、控制与状态信号、中断与DMA信号。

最小模式下，引脚的信号功能如下。

INTA：

中断响应信号输出，低电平有效。

用与对外设的中断请求作出响应。

8088的INTA信号实际上是CPU响应外设中断申请时，发出两个连续的负脉冲，其第一个负脉冲是通知外设端口，它发出的中断请求已获允许；

外设接口收到第二个负脉冲后，往数据总线上放中断类型码，从而使CPU得到该中断请求的详细信息。

ALE：

地址锁存允许信号，输出，高电平有效。

该信号是8088提供应地址锁存器的控制信号。

DEN：

数据允许信号，输出，低电平有效。

给信号为收发器提供一个控制信号，DEN有效时，表示CPU当前准备发送或承受一个数据。

在DMA方式时，被置为高阻状态。

DT/R：

数据发送/接收信号，输出。

该信号用来控制数据总线收发器的传送方向。

当DT/R高电平时，CPU向内存或I/O端口发送数据；

当DT/R为低电平时，CPU从内存或I/O端口接收数据。

在DMA方式时，DT/R被置为高阻状态。

IO/M：

存储器输入/输出控制信号，输出。

该信号作为区分CPU进展存储器访问还是输入/输出访问的控制信号。

当IO/M为高电平时，表示CPU正与存储器之间进展数据传送；

当IO/M为低电平时，表示CPU正与输入/输出设备之间进展数据传送。

在DMA方式时，IO/M被置为高阻状态。

SSO：

系统状态信号，输出，低电平有效。

该信号对8088的34脚。

SSO与IO/M、DT/R的组合与对应的操作见下表。

M/IODT/RSSO操作

100中断响应

101读I/O端口

110写I/O端口

111暂停〔Halt〕

000取指令操作码

001读存储器

010写存储器

011无源

WR：

写信号，输出，低电平有效。

当该信号有效时，表示CPU当前正在进展存储器或I/O端口写操作。

到底为哪种写操作，如此由WR信号决定。

在DMA方式时，该信号被置为高阻状态。

HOLD：

总线保持请求信号，输入。

当8088系统中CPU之外的另一个主模块要求选用总线时，通过该信号向CPU发出一个高电平的总线保持请求信号。

HLDA：

总线保持响应信号，输出。

当CPU接收到HOLD信号后，便发出高电平有效的HLDA信号给以响应，此时，CPU让出总线控制板，发出HOLD请求总线主设备获得总线的控制权。

8088工作于最小模式，如前所述，由于8088地址线和数据线有一局部是复用的，工作于最小模式时，必须外部配置锁存器8282共3片，总线收发器82861片和外部时钟芯片，才能组成三组系统总线，控制信号是CPU直接发出的。

外加芯片配置后，其低8位地址线已被别离出来，地址线为A19～A0，控制线包括IO/M、WR、RD等控制信号。

综上所述，我们可以画出8088CPU最小系统图，如如下图所示。

2.2存储器的设计

1．有关芯片介绍

1）静态存储器6264

Intel6264是8K×

8SRAM，单一的+5V电源，所有的输入端和输出端都与TTL电路兼容。

它的电路原理图逻辑符号如下列图。

其中，A0~A12为13根地址线，D0~D7为8位数据线。

/CS1和CS2为片选信号，当两个片选信号同时有效时，即/CS1=0，CS2=1时，才能选中芯片。

/OE为输出允许信号，只有在/OE=0时，即其有效时，才允许该芯片将某单元的数据送到芯片外部的D0~D7上。

/WE为写信号，当/WE=0时，允许将数据写入芯片，当/WE=1时，允许芯片的数据读出。

2〕EPROM2764

2764EPROM存储器容量为64K，结构为8K*8。

其中，13条地址线A0~A12,8条数据线D0~D7。

/CE和/OE为控制信号有片选引脚，低电平有效时，分别选中芯片和允许芯片输出数据。

2764的编程由编程控制引脚/PGM和编程电源Vpp控制，在编程时，对引脚加较宽的负脉冲；

在正常读出时，该引脚应该无效。

在正常工作时，要求Vpp接+5V；

在编程状态时，要求Vpp接+25V作为编程电压。

2．存储器电路与译码电路设计

8088最小系统中，地址总线为A0~A19，数据总线D0~D7,对SRAM的控制信号有/WR,/RD,IO/M。

当IO/M为低电平时，表示cpu对存储器传送数据。

/RD为读信号，低电平有效，/RD有效时明确cpu正在执行从存储器或IO口的输入操作数据。

/WR为写读信号，低电平有效，/WR有效时明确cpu正在执行从存储器或IO口的输出操作数据。

在该设计中选用的ROM模块芯片为EPROM2764，容量为8K*8。

RAM模块芯片为SRAM6264，容量为8K*8。

系统要求由16KB的ROM和16K的RAM组成。

16KB的ROM需要两片2764芯片，16K的RAM需要两片6264芯片。

如下图给出了8088最小系统组成的16K的ROM和16K的RAM存储器逻辑图。

图中U1和U2两片2764构成16K的ROM模块；

U3和U4两片6264组成16K的RAM模块。

地址总线A0~A12作为片内地址分别连接到U1，U2，U3和U4的相应地址线引脚上。

数据线D0~D7作为分别连接到U1，U2，U3和U4的相应数据线引脚上。

读信号/RD连接到U1，U2，U3和U4的/OE引脚上，写信号/WR连接到两片6264芯片的/WE引脚上。

6264选引脚CS2

接+5V。

4个芯片的片选信号由74LS138译码器产生。

存储器电路原理图如下：

2.38位AD变换接口电路

ADC0809的引脚定义如右图所示。

共有28个引脚，其中：

D0~D7：

:

输出数据线；

IN0~IN7：

8路模拟电压输入端；

ADDA，ADDB，ADDC：

路地址输入；

ADDA：

最低位；

ADDC：

最高位；

START：

启动信号输入端

路地址锁存信号，用来锁存ADDA~ADDC路地址，上升沿有效；

EOC：

变换完毕状态信情号，高电平表示—次变换完毕；

OE：

读允许信号，高电平有效；

CLK：

时钟输入端；

Vref〔+〕，Vref〔-〕：

参考电压输入端；

Vcc：

5V电源输人；

GND：

地。

ADC0809的时钟为10KHz~1.2MHz。

在时钟频率为640KHz时，其变换时间为100us。

ADC0809的工作时序如如下图所示。

由图可以看到，在进展A/D变换时，路地址应先送到ADDA~ADDC输入端。

然后在ALE上输入端加一个正跳变脉冲，将路地址锁存到ADC0809内部的路地址存放器中。

这样，