数字逻辑综合练习Word文档格式.docx

数字逻辑综合练习Word文档格式.docx

《数字逻辑综合练习Word文档格式.docx》由会员分享，可在线阅读，更多相关《数字逻辑综合练习Word文档格式.docx（17页珍藏版）》请在冰豆网上搜索。

18.时序逻辑电路的输出不仅和有关，而且和有关。

19.PLA是将ROM中的地址译码器改为发生器的一种可编程逻辑器件，其均可编程。

20.数字ISP逻辑器件有、、ispGAL三类。

21.十进制数（0.7875）10转换成八进制数是，十六进制数（1C4）16转换成十进制数是。

22.Moore和型时序电路的本质区别是。

23.逻辑门电路的输入端个数称为它的（ 

）系数，门电路带同类门数量的多少称为它的（ 

）系数。

24.组合逻辑电路在任意时刻的（）取决于（ 

）。

25.设计多输出组合逻辑电路时，只有充分考虑（ 

），才能使电路达到（）。

26.Mealy型时序逻辑电路的输出是（ 

）的函数，Moore型时序逻辑电路的输出是（ 

）的函数。

27.化简完全确定（）引用了状态（ 

）的概念。

28.一个Mealy型“0011”序列检测器的最简状态表中包含（）个状态，电路中有（）个触发器。

29.消除组合逻辑电路中险象的常用方法有增加惯性延时环节、（ 

）和（ 

）三种。

30.时序逻辑电路按其状态改变是否受统一时种信号控制，可将其分为（ 

）两种类型。

31.逻辑代数的三条重要规则是指（）、反演规则和（ 

32.数字逻辑电路可分为（ 

）和（ 

）两大类。

33.全加器是一种实现两个一位二进制数以及来自低位的进位相加，产生（）及（ 

）功能的逻辑电路。

34.由与非门构成的基本R-S触发器，其约束方程为（ 

）；

由或非门构成的基本R-S触发器，其约束方程为（ 

35.全加器是一种实现两个一位二进制数以及来自低位的进位相加，产生（）及（）功能的逻辑电路。

36.一个同步时序逻辑电路可以用输出函数表达式、（）和（ 

）三组函数表达式描述。

37.（）电路任何时刻的稳定输出仅仅只决定于（ 

）各个输入变量的取值。

38.逻辑代数的三条重要规则是指（）、（ 

）和对偶规则 

。

39.逻辑门电路的输入端个数称为它的（ 

40.组合电路中的险象可根据输入变化前后输出是否相等而分为________和___________。

41.可靠性编码有____________、_____________。

42.二值逻辑中，变量的取值不表示_________，而是指__________。

43.可编程逻辑器件的编程方式可分为_____________和____________两类。

44.数字逻辑电路一般分为___________和____________。

45.时序电路一般由组合逻辑、____________和_________三部分组成。

46.判断一个电路是否可能产生险象的方法有_________和____________。

47.逻辑代数有3条重要规则，即___________、__________和对偶规则。

48.低密度的PLD由输入缓冲器、__________、__________、输出缓冲器四部分功能电路组成。

49.一个完整的VHDL程序包含：

库、程序包、_________、_________、配置等五个部分。

50.在由n个变量构成的任意“或”项中，使其值为1的变量取值组合数最多的一种“或”项，称为。

51.逻辑代数的基本运算是。

52.对于同一逻辑门电路，分别使用正逻辑和负逻辑表示输出和输入之间的逻辑关系，则其表达式互为：

。

53.由于竞争而在电路输出端可能产生尖峰脉冲的现象称为。

54.PN结是一个二极管，它具有导电特性。

55.可以直接将两个门电路的输出端连接在一起实现“线与”接法的TTL门电路如门电路。

56.组合逻辑电路的竞争-冒险是一种瞬态现象，可分为：

冒险和冒险两种。

57.从逻辑功能的特点上，将数字集成电路分类为：

和两类。

二、选择题

1.若ABCDEFGH为最小项，则它有逻辑相邻项个数为（）

A.8B.82C.28D.16

2.如果编码0100表示十进制数4，则此码不可能是（）

A.8421BCD码B.5211BCD码C.2421BCD码D.余3循环码

3.构成移位寄存器不能采用的触发器为（）

A.R-S型B.J-K型C.主从型D.同步型

4.555定时器构成的单稳态触发器输出脉宽tw为（）

A.1.3RCB.1.1RCC.0.7RCD.RC

5.以下PLD中，与、或阵列均可编程的是（）器件。

A.PROMB.PALC.PLAD.GAL

6．函数F（A,B,C,D）=∑m（1,3,4,6,8,10），它的卡诺图如右图所示。

函数的最简与或表达式F=。

A．

B．

C．

D．

7．组合电路是指组合而成的电路。

A．触发器B．门电路C．计数器D．寄存器

8．电路如右图所示，经CP脉冲作用后，欲使Qn+1=Q，则A，B输入应为。

A．A=0，B=0B．A=1，B=1

C．A=0，B=1D．A=1，B=0

9．一位十进制计数器至少需要个触发器。

A．3B．4C．5D．10

10．n个触发器构成的扭环计数器中，无效状态有个。

A．nB．2nC．2n-1D．2n-2n

11．GAL器件的与阵列，或阵列。

A．固定，可编程B．可编程，可编程

C．固定，固定D．可编程，固定

12．下列器件中是现场片。

A．触发器B．计数器C．EPROMD．加法器

13．IspLSI器件中，缩写字母GLB是指。

A．全局布线区B．通用逻辑块C．输出布线区D．I/O单元

14．在下列逻辑部件中，不属于组合逻辑部件的是。

A．译码器B．编码器C．全加器D．寄存器

15．八路数据选择器，其地址输入端（选择控制段）有个。

A．8B．2C．3D．4

16．为将D触发器转换为T触发器，下图所示电路虚线框内应是。

A．或非门

B．与非门

C．异或门

D．同或门

17．用n个触发器构成计数器，可得到最大计数摸是。

A．nB．2nC．2nD．2n-1

18．

（A）ABC（B）A+B+C（C）（D）

19．或非门构成的基本RS触发器，输入端SR的约束条件是（）

（A）SR=0（B）SR=1（C）（D）

20．一个T触发器，在T=1时，来一个时钟脉冲后，则触发器（）。

（A）保持原态（B）置0（C）置1（D）翻转

21．在CP作用下，欲使D触发器具有Qn+1=的功能，其D端应接（）

（A）1（B）0（C）（D）

22．比较两个两位二进制数A=A1A0和B=B1B0，当A>

B时输出F=1，则F的表达式是（）。

（A）（B）

（C）（D）

23.下列电路中属于数字电路的是（ 

A.差动放大电路 

B.集成运放电路

C.RC振荡电路 

D.逻辑运算电路

24.余3码10001000对应的2421码为（ 

）。

A.01010101 

B.10000101

C.10111011 

D.11101011

25.表示任意两位十进制数，需要（ 

）位二进制数。

A.6 

B.7

C.8 

D.9

26.n个变量可以构成（ 

）个最大项。

A.n 

B.2n

C.2n 

D.2n-1

27.下列触发器中，没有约束条件的是（ 

A.主从R-S触发器 

B.基本R-S触发器

C.主从J-K触发器 

D.以上均有约束条件

28.组合逻辑电路中的险象是由于（ 

）引起的。

A.电路未达到最简 

B.电路有多个输出

C.电路中的时延 

D.逻辑门类型不同

29.实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ 

A.状态数目更多 

B.状态数目更少

C.触发器更多 

D.触发器一定更少 

30.用0011表示十进制数2，则此码为（ 

A.余3码 

B.5421码

C.余3循环码 

D.格雷码

31.标准与或式是由（ 

）构成的逻辑表达式。

A.与项相或 

B.最小项相或

C.最大项相与 

D.或项相与

32.（ 

）的输出端可以直接相连，实现线与。

A.一般TTL与非门 

B.集电极开路TTL与非门

C.一般CMOS与非门 

D.一般TTL或非门

33.J-K触发器在CP时钟脉冲作用下，要使得Q（n+1）=Qn，则输入信号必定不会为（ 

A.J=K=0