EDA课程设计电子密码锁Word下载.docx
《EDA课程设计电子密码锁Word下载.docx》由会员分享，可在线阅读，更多相关《EDA课程设计电子密码锁Word下载.docx（21页珍藏版）》请在冰豆网上搜索。
按下此键可将密码锁上锁。
（5）解除电锁：
按下此键会检查输入的密码是否正确，密码正确即开锁。
2功能模块整体结构设计
作为通用电子密码锁，主要由三个部分组成：
数字密码输入电路、密码锁控制电路和密码锁显示电路。
根据以上选定的输入设备和显示器件，并考虑到实现各项数字密码锁功能的具体要
求，整个电子密码锁系统的总体组成框图如图2.1所示。
（1）密码锁输入电路包括时序产生电路、键盘扫描电路、键盘弹跳消除电路、键盘译码电路等几个小的功能电路。
（2）密码锁控制电路包括按键数据的缓冲存储电路,密码的清除、变更、存储、激活电锁电路（寄存器清除信号发生电路），密码核对（数值比较电路），解锁电路（开/关门锁电路）等几个小的功能电路。
（3）七段数码管显示电路主要将待显示数据的BCD码转换成数码器的七段显示驱动编码。
显示电路
BCD至七段译码电路
图2.1数字电子密码锁系统总体框图
图2.2是电子密码锁的输入电路框图，由键盘扫描电路、弹跳消除电路、键盘译码电路、按键数据缓存器，加上外接的一个3X4矩阵式键盘组成。
键盘扫描信号
图2.2电子密码锁的输入电路框图
3各模块详细设计
3.1输入电路
（1）时序产生电路
本时序产生电路中使用了三种不同频率的工作脉冲波形：
系统时钟脉冲（它
是系统内部所有时钟脉冲的源头，且其频率最高）、弹跳消除取样信号、键盘扫
描信号。
（2）键盘扫描电路
扫描电路的作用是用来提供键盘扫描信号（表4.1中的KY3〜KYO）的，扫描信号变化的顺序依次为1110-1101-1011-0111-1110.•…依序地周而复始。
（3）键盘译码电路
上述键盘中的按键可分为数字按键和文字按键，每一个按键可能负责不同的
功能，例如清除数码、退位、激活电锁、开锁等，详细功能参见表2.3。
表2.3键盘参数表
扫描位置
KY3~KY0
键盘输出
KX2〜KX0
对应键盘按
键
键盘译码输
出
实现按键功
能
1110
011
1
F=0001
数码输入
101
2
F=0010
110
3
F=0011
1101
4
F=0100
5
F=0101
6
F=0110
1011
7
F=0111
8
F=1000
（4）弹跳消除电路
弹跳消除电路的实现原理如图1.6所示，先将键盘的输入信号D」N做为电路的输入信号，CLK是电路的时钟脉冲信号，也就是取样信号，D_IN经过两级D触发器延时后再使用RS触发器处理。
D_IN
CLK
D_OUT
图2.6弹跳消除电路的内部实现原理图
此处RS触发器的前端连接和非门的处理原则是：
（1）因为一般人的按键速度至多是10次/秒，亦即一次按键时间是
100ms,所以按下的时间可估算为50ms。
以取样信号CLK的周期为8ms计,则可以取样到6次。
⑵对于不稳定的噪声，在4ms以下则至多抽样一次。
（3）在触发器之前，接上AND-NOT之后，SR的组态如表1.2所示。
表2.2RS触发器真值表
S
R
D-OUT
不变
（5）按键存储电路
因为每次扫描会产生新的按键数据，可能会覆盖前面的数据，所以需要一个按键存储电路，将整个键盘扫描完毕后的结果记录下来。
按键存储电路可以使用移位寄存器构成。
（6）密码锁输入电路模块框图
输入电路引脚图如下图所示，图中CLK_1K为系统原始时钟脉冲（1kHz）
KEY_IN为键盘按键输入，CLK_SCAN为键盘扫描序列输出，DATA_N:
数字输出功能，DATA_F:
功能输出，FLAG_N为数字输出标志，FLAG_F为功能输出
（上锁及开锁）标志，CLK_CTR是控制电路工作时钟信号，CLK_DEBOUNCE是去抖电路工作时钟信号，大约125Hz。
图2.7.密码输入模块框图
3.2控制模块
密码锁的控制电路是整个电路的控制中心，主要完成对数字按键输入和功能按键输入的响应控制。
（1）数字按键输入的响应控制
1）如果按下数字键，第一个数字会从显示器的最右端开始显示，此后每新按一个数字时，显示器上的数字必须左移一格，以便将新的数字显示出来。
2）假如要更改输入的数字，可以按倒退按键来清除前一个输入的数字，或者按清除键清除所有输入的数字，再重新输入四位数。
3）由于这里设计的是一个四位的电子密码锁，所以当输入的数字键超过四个时，电路不予理会，而且不再显示第四个以后的数字。
（2）功能按键输入的响应控制控制功能如下：
1）清除键：
清除所有的输入数字，即做归零动作。
2）激活电锁键：
按下此键时可将密码锁的门上锁。
（上锁前必须预先设定一
个四位的数字密码。
3）解除电锁键：
按下此键会检查输入的密码是否正确，若密码正确无误则开门。
图2.8电子密码锁的三种模式及关系
（3）密码控制模块图
模块引脚如下图所示：
图中DATA_N[3..O]:
4位行输入.DATA_N[3..
0]:
为4位列扫描输出，FLAG_N和FLAG_F则对应ENLOCK实现清除/上锁功能,CLK为全局时钟信号，DATA_BCD[15..0]为输出16位BCD码，经译码器后转换为4位密码输出。
图2.9.密码控制模块图
3.3显示模块
密码锁显示电路的设计比较简单，这里直接采用四个4-7译码器来实现。
BCD---七段显示译码器（74LS48）1）输入：
8421BCD码，用A3A2A1A0表示（4位）。
2）输出：
七段显示，用Ya~Yg表示（7位）
图中A[3..0]为按键输入在经过去抖电路后的的BCD码的高4位输入数值，经过4-7译码器译码后输出0~9之间的数值，因为输入为16位的BCD码，而每一个译码器仅4位输入，故一共需要4个译码器来实现密码锁显示电路的设计。
译码器引脚如下图所示：
DECL7S
A[3..0]
LED7S[6..0]
inst5
图2.10.七段译码器输入输出引脚图
4逻辑仿真与时序仿真的实现
1）将各个模块连接在一起实现。
将前面各个设计好的功能模块进行整合，可得到一个完整的电子密码锁
系统的整体组装设计原理图，如图1.8所示
:
n0K.1K
WJNI2..01'
图3.1密码锁的整体组装设计原理
2）各个模块VHDL源程序及其仿真波形图
（1）键盘输入去抖电路的VHDL源程序（附仿真图）
--DEBOUNCING.VHD
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
LIBRARYALTERA;
USEALTERA.MAXPLUS2.ALL;
ENTITYDEBOUNCINGIS
PORT（D_IN,CLK:
INSTD_LOGIC;
DD1,DD0,QQ1,QQO:
OUTSTD_LOGIC;
D_OUT,D_OUT1:
OUTSTD_LOGIC）;
ENDENTITYDEBOUNCING;
ARCHITECTUREARTOFDEBOUNCINGIS
COMPONENTDCFQIS
PORT（CLK,CLRN,PRN,D:
Q:
OUTSTD_LOGIC）;
ENDCOMPONENTDCFQ;
SIGNALVCC,INV_D:
STD_LOGIC;
SIGNALQ0,Q1:
SIGNALD1,D0:
BEGIN
VCC<
='
1'
;
INV_D<
=NOTD」N;
U1:
DCFQPORTMAP（CLK=>
CLK,CLRN=>
INV_D,PRN=>
VCC,D=>
VCC,
Q=>
QO）;
U2:
QO,PRN=>
VCC,Q
=>
Q1）;
PROCESS（CLK）
IFCLK'
EVENTANDCLK='
THEN
DO<
=NOTQ1;
D1<
=DO;
ENDIF;
ENDPROCESS;
DDO<
DD1<
=D1;
QQ1<
=Q1;
QQ0<
=Q0;
D_OUT<
=NOT（D1ANDNOTDO）;
D_OUT1<
=NOTQ1;
ENDARCHITECTUREART;
--DCFQ.VHD
ENTITYDCFQIS
ENDENTITYDCFQ;
ARCHITECTUREARTOFDCFQIS
PROCESS（CLK,CLRN,PRN）
IFCLRN='
0'
ANDPRN='
Q<
='
ELSIFCLRN='
ELSIFCLK'
Q<
=D;
对上述去抖电路源程序用quartus7.2进行时序仿真，得到仿真图如下：
图中输出信号QQ0,QQ1,D_OUT1，DD0，DD1是为便于仿真时观察中间结果
而增加的观测点的输出，可以在程序中去掉，CLK为时钟脉冲
信号，当检测到
升级会员 