DSP课后习题答案李建Word文档格式.docx

DSP课后习题答案李建Word文档格式.docx

《DSP课后习题答案李建Word文档格式.docx》由会员分享，可在线阅读，更多相关《DSP课后习题答案李建Word文档格式.docx（11页珍藏版）》请在冰豆网上搜索。

3、可编程dsp芯片有哪些特点？

（1）采用哈佛结构:

冯.诺依曼结构，哈佛结构，改进型哈佛结构

（2）采用多总线结构

（3）采用流水线技术

（4）配有专用的硬件乘法-累加器

（5）具有特殊的dsp指令

快速的指令周期（6）

（7）硬件配置强

（8）支持多处理器结构

（9）省电管理和低功耗

4、什么是哈佛结构和冯.诺依曼结构？

它们有什么区别？

哈佛结构：

该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。

冯.诺依曼结构：

该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。

当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。

别：

哈佛：

该结构采用双存储空间，程序存储器和数据存储器分开，各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。

冯：

当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。

5、什么是流水线技术？

取操作数和执译码、多功能单元完成取指、每条指令可通过片内答：

行等多个步骤，实现多条指令的并行执行，从而在不提高系统时钟频率的条件下减少每条指令的执行时间。

利用这种流水线结构，加上执行重复操作，就能保证在单指令周期内完成数字信号处理中用得最多的乘法-累加运算。

6、什么是定点dsp芯片和浮点dsp芯片？

它们各有什么优缺点？

答：

若数据以定点格式工作的称为定点DSP芯片。

若数据以浮点格式工作的称为浮点DSP芯片。

定点dsp芯片优缺点：

大多数定点dsp芯片称为定点dsp芯片

浮点dsp芯片优缺点：

不同的浮点DSP芯片所采用的浮点格式有所不同，有的DSP芯片采用自定义的浮点格式，有的DSP芯片则采用IEEE的标准浮点格式。

7、dsp技术的发展趋势主要体现在什么方面？

（1）DSP的内核结构将进一步改善

（2）DSP和微处理器的融合

（3）DSP和高档CPU的融合

（4）DSP和SOC的融合

（5）DSP和FPGA的融合

（6）实时操作系统RTOS与DSP的结合

（7）DSP的并行处理结构

（8）功耗越来越低

8、简述dsp系统的构成和工作过程？

数系统应包括抗混叠滤波器、DSP系统的构成：

一个典型的DSP答：

据采集A/D转换器、数字信号处理器DSP、D/A转换器和低通滤波器等。

DSP系统的工作过程：

⑴将输入信号x（t）经过抗混叠滤波，滤掉高于折叠频率的分量，以防止信号频谱的混叠。

（2）经过采样和A/D转换器，将滤波后的信号转换为数字信号x（n）。

（3）数字信号处理器对x（n）进行处理，得数字信号y（n）。

（4）经D/A转换器，将y（n）转换成模拟信号；

（5）经低通滤波器，滤除高频分量，得到平滑的模拟信号y（t）。

9、简述dsp系统的设计步骤？

（1）明确设计任务，确定设计目标

（2）算法模拟，确定性能指令

（3）选择DSP芯片和外围芯片

（4）设计实时的DSP芯片系统

（5）硬件和软件调试

（6）系统集成和测试

10、dsp系统有哪些特点？

（1）接口方便

（2）编程方便

（3）具有高速性

（4）稳定性好

（5）精度高

可重复性好（6）

（7）集成方便

11、在进行dsp系统设计时，应如何选择合理的dsp芯片？

运算速度，芯片价格，芯片运算精度，芯片的硬件资源，芯片的开发工具，芯片的功耗，其他因素

第二章

1、TMS320C54x芯片的基本结构都包括哪些部分？

①中央处理器②内部总线结构③特殊功能寄存器④数据存储器

RAM⑤程序存储器ROM⑥I/O口⑦串行口⑧主机接口HPI⑨定时器⑩中断系统

2、TMS320C54x芯片的CPU主要由哪几部分组成？

①40位的算术运算逻辑单元（ALU）。

②2个40位的累加器（ACCA

ACCB。

③1个运行-16至31位的桶形移位寄存器。

④17X17位的乘法器和40位加法器构成的乘法器-加法器单兀（MAC）。

⑤比较、选择、存储单元（CSSU。

⑥指令编码器。

⑦CPU状态和控制寄存器。

3、处理器工作方式状态寄存器PMST中的MP/MC、OVLY和DROM三个状态位对C54x的存储空间结构各有何影响？

当OVLY=0时，程序存储空间不使用内部RAM。

当OVLY=1时，程序存储空间使用内部RAM。

内部RAM同时被映射到程序存储空间和数据存储空间。

当MP/MC=0时，4000H〜EFFFH程序存储空间定义为外部存储器；

FOOOH〜FEFFH程序存储空间定义为内部ROM;

存储空间定义为外部存储。

程序4000H~FFFFH时，MC=1MP/当．

DROM=0：

0000H~3FFFH——内部RAM；

4000H~FFFFH——外部存储器；

DROM=1：

0000H〜3FFF内部RAM;

4000H〜EFFF外部存储器；

F000H〜FEFF片内ROM;

FF00H〜FFFF——保留。

4、TMS320C54x芯片的片内外设主要包括哪些电路？

1通用I/O引脚②定时器③时钟发生器④主机接口HP⑤串行通

信接口⑥软件可编程等待状态发生器⑦可编程分区转换逻辑

5、TMS320C54x芯片的流水线操作共有多少个操作阶段？

每个阶段执行什么任务？

完成一条指令都需要哪些操作周期？

1预取指P将PC中的内容加载PAB

2取指F;

将读取到的指令字加载PB

3译码D;

若需要，数据1读地址加载DAB;

若需要，数据2读地址

加载CAB;

修正辅助寄存器和堆栈指针

4寻址A;

数据1加载DB;

数据2加载CB;

若需要，数据3写地址

加载EAB

5读数R;

加载EAB；

6执行X。

执行指令，写数据加载EB。

6、TMS320C54x芯片的流水线冲突是怎样产生的？

有哪些方法可以避免流水线冲突？

由的内部资源。

CPU的流水线结构，允许多条指令同时利用C54x答：

于CPU的资源有限，当多于一个流水线上的指令同时访问同一资源时，可能产生时序冲突。

解决办法①由CPU通过延时自动解决；

②通过程序解决，如重新安排指令或插入空操作指令。

为了避免流水冲突，可以根据等待周期表来选择插入的NOP指令的数量。

7、TMS320C54x芯片的串行口有哪几种类型？

四种：

标准同步串行口SP,缓冲同步串行口BSP时分多路串行口TDM,多路缓冲串行口McBSP。

8、TMS320VC5402共有多少可屏蔽中断？

它们分别是什么？

NMI和RS属于哪一类中断源？

TMS320VC5402有13个可屏蔽中断，RS和NMI属于外部硬件中断。

9、试分析下列程序的流水线冲突，画出流水线操作图。

如何解决流水冲突？

STLMA，AR0

STM#10，AR1

LD*AR1，B

解：

流水线图如下图：

预取取指译码寻址执行读数指.A,AROSTLM写AR1

执行寻址取预译码取指读数

指STM#10,AR1写写AR2（1stWord）AR2

取预执行取指读数译码寻址

指.STM#10,AR1

（2ndWord）

执行译码取指预取读数寻址

指.LD*AR1,B

读AR2

解决流水线冲突：

最后一条指令（LD*AR1,B）将会产生流水线冲突，在它前面加入一条NOP指令可以解决流水线冲突。

10、试根据等待周期表，确定下列程序段需要插入几个NOP指令。

1LD@GAIN,T

STM#input,AR1

MPY*AR1+,A解：

本段程序不需要插入NOP指令

2STLMB,AR2

STM#input,AR3

MPY*AR2+,*AR3+,A解：

本段程序需要在MPY*AR2+,*AR3+,A语句前插入

1条NOP指令

3MAC@x,B

STLMB,ST0

条2语句前插入ADD@table.A,B本段程序需要在解：

ADD@table.A,B

NOP指令

第三章

1、已知（80H）=50H,AR2=84H,AR3=86H,AR4=88H

MVKD80H，*AR2

MVDD*AR2，*AR3

MVDM86H,AR4

运行以上程序后，（80H）、（84H）、*AR3和AR4的值分别等于多少？

解：

（80H）=50H，（84H）=50H，*AR3=50H，AR4=50H

2、已知，（80H）=20H、（81H）=30H。

LD#0，DP

LD80H，16，B

ADD81H，B

运行以上程序，B等于多少？

（B）=0000000000H

3、阅读以下程序，分别写出运行结果。

.bssx,4

.data

table:

.word4,8,16,32

STM#x,AR1

RPT#2

MVPDtable,*AR1+

数据表table中的常量4传送到以变量x的地址为地址的存储单的地址为地址的存x+1传送到以变量8中的常量table数据表元中；

储单元中；

数据表table中的常量16传送到以变量x+2的地址为地址的存储单元中；

.bssx,4.data

.word4,8,16,32

MVPDtable,*+AR2

数据表table中的常量4传送到以变量x+1的地址为地址的存储单元中；

数据表table中的常量8传送到以变量x+2的地址为地址的存储单元中；

数据表table中的常量16传送到以变量x+3的地址为地址的存储单元