芯愿景提图流程及方法Word下载.docx
《芯愿景提图流程及方法Word下载.docx》由会员分享,可在线阅读,更多相关《芯愿景提图流程及方法Word下载.docx(12页珍藏版)》请在冰豆网上搜索。
Ctrl+B:
去除选中数据的加亮显示
Shift+B:
去除所有数据的加亮显示
(3)编辑模式快捷键
C:
复制M:
移动
S:
拉伸单元框或拉伸移动单元的引脚位置
N:
描绘引线L:
添加文本(相当于做标记符号)
Z:
添加单元引脚
PIN
V:
连接引线和单元引脚
K:
激活标尺
Shift+K:
清除所有标尺
Shift+D:
剪断引线
F3:
设置各种状态下面的编辑模式属性(如
N—F3
可以启动连续画线模式)
Esc:
取消当前编辑状态,或者取消数据选中状态。
(4)、操作快捷键
U:
取消最近一次操作
Shift+U:
重做最近一次被取消操作
Delete:
删除使选的元素
X:
将选中的数据关于
X
轴水平镜像
Y:
Y
Shift+X:
将选中的数据旋转
90
度
Shift+V:
将最近两次测量数据自动设置为选中模拟器件的
W、L
参数
Shift+W:
增加/改变选中模拟器件的参数
Shift+Q:
连接选中的两根相互垂直的引线
H:
显示线网名称
Ctrl+H:
在选中的线网上传播线网名
F9:
在画笔处添加悬空标记,以标注悬空单元引脚和悬空引线线头
/:
重复上一次移动、拉伸、复制等操作
(5)、操作快捷键
Insert:
进入/退出画笔模式
Caps
Lock:
切换画笔的绘制状态(实心)和悬空状态(空心)
Tab:
将画笔跳到窗口内下一个线头处
Shift+Tab:
将画笔跳到窗口内上一个线头处
Q:
连接画笔邻域内的两个悬空引线头
Ctrl+X:
剪断画笔邻域内的所有引线
R:
将画笔处的一根引线变为两根,并产生一个连接点
O:
在画笔位置处创建一个邻层引线孔
Shift+O:
去除画笔处的引线孔
P:
在画笔处创建重叠的多层引线孔
W:
连接引线线头与下一个最近的单元引脚;
或者连接画笔处单元引脚与下
一个最近的引线线头
2、件工具栏及窗口介绍
网表提取视图窗口
常用工具栏
标注工具栏
工程控制面
板
标注窗口
雷达图窗口
输出窗口
状态栏
说明:
1、用工具栏:
包含视图放大、缩小、显示状态、搜索、ERC、查状态
2、控制面板:
可以看见你处于那个工作区目录下面及所有工作区
3、标注工具栏:
提图常用的器件符号、单元、标注符号、画笔等重要工
具
4、输出窗口:
主要用于导出数据问题、ERC
检查的结果显示。
5、状态栏:
可以看见画笔点的像素位置坐标、当前你所在的层次等
1.创建工作区
1
、菜单方式创建工作区
•选择“工程”菜单的“创建工作区”选项,将弹出下页所示的创建工作区对
话框。
如果选中对话框内的“选择整个芯片”单选框(默认选中)
,则工
作区将对应整个芯片区域,此时上、下、左、右四个边界坐标框为无效状态,
不能输入数据;
如果“选择整个芯片”取消选中,此时可以在四个工作区
边界文本框内输入象素点值,指定工作区范围。
在创建工作区时可以设置
访问权限和设置修改属性。
使用“工程”—“创建工作区”,创建工作区时可以选择工作区的边界
•复制工作区(如下图)
使用“工程”—“复制工作区”,复制工作区时可以选择是否复制工作
区数据
•重命名工作区:
必须没有项目成员与项目经理在打开此工作区才可以操作
•删除工作区:
•转换工作区:
主要用于描绘好的金属线转换为版图里的线(需要编写映射文)
•工程管理列表
–
双击概貌图像名称即可打开芯片概貌窗口
更换项目经理
增加或删除项目成员
•设置显示标签
编辑显示属性
右键点击设置是否可见或可选(AV
NV/AS
NS)
保存和加载显示设置
“Ctrl+F1/F2/F3/Shift+F1/F2/F3”
常用的显示功能图标
•层次化工作区:
主要用于相同比较大的工程模块提图(如图下图
BLOCK_1)
在顶层网表工作区,点击工程->
层次化工作区…
在对话框中配置工作区和单元模板的对应关系
*工作区一般为:
四工作区
命名规则为:
项目名称+工程名
如
YSXX
项目的四个工作区
YSXX—POWER
工作区;
_LINE
_CELLS
_TOP
工作区
一般流程:
POWER
工作区内描绘电源线---电源导入
LINE
工作区---在
工作区内
描绘金属线(由
TOP
层金属线往下描)---打
VIA3/VAI2/VAI1
孔(依次由顶层
到底层)---打通孔
1/2/3/4:
分别是切换图片层次
N+F3:
启用描线+连续描线模式
O:
用于打开P:
用于打通孔
Insert:
调入打孔绘笔(如图)
*描线方法:
使用
1/2/3/4
切换到需要描的金属层---点击键盘
N
键---在点击
F3
键--
-在弹出属性窗口选择连续描线---点击确定---点击鼠标左键在图像上绘线---
点击左键然后放开在点击一次鼠右键即可。
*打孔方法:
不是通孔情况:
Insert
键调入打孔绘笔---锁定屏幕---按键盘
Tab
键---然后点击
Q
键即可
通孔情况:
键调入打孔绘笔---锁定屏幕---按键盘方向键移
动打孔绘笔---然后点击
P
键
十字交叉孔:
键调入打孔绘笔---锁定屏幕---按键盘方向键
移动打孔绘笔---然后点击
o
典型模拟器件
•NMOS、
NMOS4、
PMOS、
PMOS4…
•CAPACITOR、
RESISTOR、
DIODE
•NPN、
PNP
…
特殊工艺的模拟器件
提取模拟管子主体思想:
确定图片工艺---确定器件类型---CiopLogicAnalyzer
软件---在标注工
具栏使用相应器件图标---在对应图片上画框---在弹出来的属性框中填入相应
参数----加入管子
PIN
引脚---在将来画线工作区描线导入现在工作区----连接
脚到金属线上即可。
*定义
NMOS/PMOS/NMOS4/PMOS4
G、
D
和
S
端口会被自动放置
NMOS/PMOS
的
W、
L、
bn
M
参数需要手工设置
NMOS4/PMOS4
L
参数需要手工设置,还需要给它们添
加
B
端口
•定义电阻、电容和二极管
MINUS
PLUS
的参数可以用软件自动提取
R、C
和面积参数可以自动换算
•定义
NPN/PNP
B、C
E
面积参数可以自动换算(Cadence
自动换算)
图为常用标注栏上的器件图标
例如图是提取一个
NMOS
管子:
使用工艺
HL18GF
提取电路
在标注栏中使用
Add
MOS
图标----在图片上绘框(如下图白色框)---在弹出的
属性框窗口加入相应的类型名称(HL18GF
工艺
管子名称为
nch_tk33)---
-参数
w/l/fw/m
等参数---点击确认窗口---加入相应
脚即可
•
基本数字单元
大多数的工程中都含有数字单元,这些单元由模拟器件和全局信
号符号构成,例如
VDD、GND、PMOS、NMOS
等等
典型基本数字单元包括:
•Inv/buf、
nand/and、
nor/or、
aoi、
oai、
mux、
latch、
dff、
rs、
xor/xnor
提取数字单元主体思想:
确定图片工艺---确定
器件类型—-使用标注工具栏的
CELL
类图标---
在对应图片上绘单元区---标注工具栏使用单元图标----在对应图片上绘单元框
---在弹出来的属性框中填入相应单元名称----*将来提取的门电路画在提图纸
上(需要在
Caence
工程目录输入电路图)---加入管子
引脚---选择显示工
程面板---点击相应单元右键----选择搜索单元---选择开始确定单元---在将来
后面描线工作区描绘线导入----连接
例如图是提取二个
NAND3_16_16
方法:
(使用工艺
提取电路)
在标注栏中使用单元区图标(如图三标注)----在图片上绘单元区框(如
图一)---在弹出的属性框窗口加选择
VDD/GND
方向----点击确认窗口---
标注
栏中使用单元图标(如图三标注)----在单元区内绘单元框(如图二)---弹出
的属性框中填入单元名称----加入相应端口
A/B/C/Y/VDD/GND(图下图三)----
点击显示框单元右键----选择搜索单元---点击显示框单元右键----选择开始确
认单元实例(T
可透视看单元区内单元是否为同一单元)---确认完毕
框单元区图(CELL
类型图标)图一
在单元区内部框单元图二
在单元区内部框单元图三
连接
引脚方法:
锁定屏幕---点击快捷键
V---使用鼠标左键点击
小方块或线头---
移动鼠标连接需要相连的二个点----一屏连接完使用
Home/PgUp/PgDn/End
环屏
连接效果图
ERC
检查目的:
为了使得网表避免一些连接错误、一些误操作错误、以及一些遗漏的
PIN、孔等问题为此很用必要检查
检查方法:
连接好
以及外部引脚后—选择工具栏
ERC(如图圈内
ERC)---依次
点接物理、逻辑、名字、高级项---在需要检查项前面选择---点击确定—查
看输出窗口---点击输出窗口里面内容---弹到需要检查的图片相应位置---
修改好即可。
(下图分别物理、逻辑、名字、高级需要检查的项目图)
(REC
需要检查的物理选项图)
需要检查的逻辑选项图)
需要检查的名字选项图)
七、数据导入导出
在反向集成电路版图提取项目中,完成单元电路提取、端口
连接和
单元电路原理图
Cadence
输入后,剩下就是
top
电路的数据导入导出了,本文
就以帐号
TiM2110
下,项目
IR2153
为例讲述该操作过程,该项目使用的工艺文
件是
epilib08BCD700V_V8。
一、导出工艺库的
EDIF200
文件
对于项目应用的工艺库在以前项目中已被导出(C:
\chip