组成原理课程设计余三码十进制加法器Word文档格式.docx

上传人:b****2 文档编号:13923625 上传时间:2022-10-15 格式:DOCX 页数:9 大小:290.84KB
下载 相关 举报
组成原理课程设计余三码十进制加法器Word文档格式.docx_第1页
第1页 / 共9页
组成原理课程设计余三码十进制加法器Word文档格式.docx_第2页
第2页 / 共9页
组成原理课程设计余三码十进制加法器Word文档格式.docx_第3页
第3页 / 共9页
组成原理课程设计余三码十进制加法器Word文档格式.docx_第4页
第4页 / 共9页
组成原理课程设计余三码十进制加法器Word文档格式.docx_第5页
第5页 / 共9页
点击查看更多>>
下载资源
资源描述

组成原理课程设计余三码十进制加法器Word文档格式.docx

《组成原理课程设计余三码十进制加法器Word文档格式.docx》由会员分享,可在线阅读,更多相关《组成原理课程设计余三码十进制加法器Word文档格式.docx(9页珍藏版)》请在冰豆网上搜索。

组成原理课程设计余三码十进制加法器Word文档格式.docx

指导教师谷赫

起止日期

1.设计题目……………………………………………………………………………2

2.设计目的……………………………………………………………………………2

3.设计任务……………………………………………………………………………2

4.设计分析……………………………………………………………………………2

5.设计过程……………………………………………………………………………2

5.1设计原理………………………………………………………………………2

5.2器件选择………………………………………………………………………3

5.3电路链接及结果显示…………………………………………………………4

6.设计心的…………………………………………………………………………..8

7.参考文献…………………………………………………………………………….8

1.设计题目

余三码十进制加法器单元电路的设计与实现

2.设计目的

1.对已学过的组成原理知识知识进行综合运用;

2.能按要求设计出具有一定功能的逻辑电路。

3.设计任务

1、已知余三编码由四位二进制组成,2十进制一位数的余三码进行相加要对最后的运算结果进行调整,若结果无进位,则从和数中减去3,若结果有进位,则在和数中加上3,设计具有此功能的加法逻辑电路。

2、利用MAXPLUSII完成电路图的绘制,选择合适的逻辑电路和芯片。

3、对所设计的电路分析其性能优劣,并与所熟悉的其他电路做比较,总结各自优缺点。

4、利用软件进行仿真。

4.设计分析

余三码的十进制加法器,分析为输入的两个余三码数相加,结果为余三码数。

实现余三码的十进制加法器可以使用多中方法,如超前进位加法器、串行进位加法器。

可以使用集成器件,如74ls283等,也可以使用基本的与、或、非门等完成设计。

因此,余三码的十进制加法器的设计,在这里使用两中方法,一种是集成器件74ls283,原理是超前进位的方法,另一种方法是使用与、非、或门,利用串行进位加法器实现。

在实现过程中一定要注意编码的变换。

5.设计过程

5.1设计原理

全加器原理:

由全加器的真值表可得Si和Ci的逻辑表达式:

定义两个中间变量Gi和Pi:

利用这个方法实现行波加法器,每一个加法器产生的进位作为下一个加法器的Ci-1。

超前进位加法器的原理:

当Ai=Bi=1时,Gi=1,由Ci的表达式可得Ci=1,即产生进位,所以Gi称为产生量变。

若Pi=1,则Ai·

Bi=0,Ci=Ci-1,即Pi=1时,低位的进位能传送到高位的进位输出端,故Pi称为传输变量,这两个变量都与进位信号无关。

将Gi和Pi代入Si和Ci得:

超前进位的分析结果:

由上式可知,因为进位信号只与变量Gi、Pi和C-1有关,而C-1是向最低位的进位信号,其值为0,所以各位的进位信号都只与两个加数有关,它们是可以并行产生的。

根据超前进位概念构成的集成4位加法器74LS283的逻辑图如下所示:

上面是对使用工具的原理分析。

下面是余三码十进制加法的原理:

设余三码编码的两个运算数为Ai和Bi,这两个运算数的相加和为Si’,进位为Ci+1’,校正后所得的余三码和数为Si,进位为Ci+1,则有:

当Ci+1’=1时,Si=Si’+0011,产生进位Ci+1

当Ci+1’=0时,Si=Si’+1101,产生进位Ci+1

5.2器件选择

使用的是74LS283集成器件。

74LS08实现与功能,74LS04实现非功能,74LS32实现或功能,74LS86实现异或功能。

二输入异或门74LS86

二输入与门74LS08

二输入或门74LS32

5.3电路链接及结果显示

上图为输入一个(A4A3A2A1)余三码,输入一个(B4B3B2B1)余三码,这两个数相加,显示结果在(S4S3S2S1)中。

这里用的方法是行波加法器。

在MAX+plusII上设计连接上图,编译

没有错误产生。

然后设定值开始仿真:

仿真没有错误,然后输出结果:

(0011)+(0011)=(0011)

(1000)+(1011)=(0110)

第二种方法是利用超前进位加法器的方法,利用集成器件74LS283,连接图形

编译,仿真同第一种方法,显示结果为:

(1001)+(1000)=(0100)

6.设计心得

在这次课程设计中,我学到了许多,一是对MAX+pluxII工具的使用,二是对所学的电路、数字逻辑、组成原理课程的应用,收获颇多。

这次课程设计,自己努力去做,对于不会的问题,积极思考,询问老师,团队协作,互相讨论,使我很快的解决问题。

在这其中,我做的连接图反复试验,多次修改,找出其中的错误,我积极面对,在老师的指导下,每次都能比较顺利的解决问题。

从中我总结到:

要想做出作品,除了自己坚持的“必须自己亲自动手去做”,还要做到多思考,多请教,到讨论,多检验。

最后感谢谷老师的指导和帮助,帮我解决了多个问题;

感谢跟我一起做的同学,让我避免了许多问题。

7.参考文献

《计算机组成原理》白中英主编戴志涛周峰等编著科学出版社

《数字逻辑》鲍家元毛文林编著高等教育出版社

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > PPT模板 > 商务科技

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1