计算机组成原理答案Word格式文档下载.docx

计算机组成原理答案Word格式文档下载.docx

《计算机组成原理答案Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《计算机组成原理答案Word格式文档下载.docx（9页珍藏版）》请在冰豆网上搜索。

由于要输出3个节拍脉冲信号，而口的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了0外，还需要3个触发器——G、C2、Q；

并令

7\=C,*C；

；

T.=C2*Q；

T^C.C；

由此可画出逻辑电路图如下：

6•假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。

已知微指令长度为32位，请估算控制存储器容量。

80条指令，平均每条指令由4条微指令组成，其中有一条公用微指令，所以总微指

令条数为80（4-1）+1=241条微指令，每条微指令32位，所以控存容量为：

24132位

7.某ALU器件是用模式控制码MS3SzSiC来控制执行不同的算术运算和逻辑操作。

下表列出各条指令所要求的模式控制码，其中y为二进制变量，（P为0或1任选。

试以指令码（A,B,H,D,E,F,G）为输入变量，写出控制参数M,S3,S2lShC的逻辑表达式。

指令码

M

S3

S：

S1

C

A,B

1

H,D

E

y

F

G

由表可列如下逻辑方程

M=G

S3二H+D+F

S2二A+B+D+H+E+F+G

Si二A+B+F+G

C=H+D+Ey+Fy

8-某机有8条微指令Ii-Is,每条微指令所包含的微命令控制信号如下表所示。

a—j分别对应10种不同性质的微命令信号。

假设一条微指令的控制字段仅限为8位,

请安排微指令的控制字段格式。

微指令

a

b

c

d

e

f

g

h

■

ii

14

Is

L.

因为有10种不同性质的微命令信号，如果采用直接表示法则需要10位控制字段，现控制字段仅限于8位，那么，为了压缩控制字段的长度，必须设法把一个微指令周期中的互斥性微命令组合在一个小组中，进行分组译码。

经分析，（e,f,h）ft（b,i,j）s或（d,i,j）和（e,f,h）、或（g,b,j）和（i,f,h）均是不可能同时出现的互斥信号，所以可将其通过2:

4译码后输出三个微命令信号（00表示该组所有的微命令均无效），而其余四个微命令信号用直接表示方式。

因此可用下面的格式安排控制字段。

efhbij

acdg

XX

或：

efh

abcg

fhibgj

acde

9.微地址转移逻辑表达式如下：

^As=PiIR6-T4

|_iA7=PiIR?

-T4

|jA（>

=P2CT4

其中uAs—uA6为微地址寄存器相应位，Pi和P2为判别标志，C为进位标志,IRs和IR（>

为指令寄存器的相应位，「为时钟周期信号。

说明上述逻辑表达式的含义，画出微地址转移逻辑图。

|_1A5=P3-IR5T4

|aA4=P3-IR4-T4

|aA3=PiIR3-T4

pA2=PiIR2-T4

|_1A1=P]IR1-T4

jjAo=Pl-IRo-T4+P2CT4

用触发器强置端（低有效）修改，前5个表达式用“与非”门实现，最后1个用“与或非”门实现

山\2、mAhnA。

触发器的微地址转移逻辑图如下：

（其他略）

10•某计算机有如下部件，ALU,移位器，主存主存数据寄存器MDR,主存地址

寄存器MAR,指令寄存器IR,通用寄存器RoR3）暂存器C和D。

（1）请将各逻辑部件组成一个数据通路，并标明数据流动方向。

（2）画出“ADDR1,R2*1指令的指令周期流程图。

（1）设该系统为单总线结构，暂存器C和D用于ALU的输入端数据暂存，移位器作为

ALU输出端的缓冲器，可对ALU的运算结果进行附加操作，则数据通路可设计如下：

⑵根据上面的数据通路，可画出“ADDR1,R2”（设R1为目的寄存器）的指令周期流程图如下：

11-已知某机采用微程序控制方式，控存容量为512*48位。

微程序可在整个控存中实现转移，控制微程序转移的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式。

请问；

（1）微指令的三个字段分别应为多少位

（2）画出对应这种微指令格式的微程序控制器逻辑框图。

（1）因为容量为5I2M8位,所以下址字段需用9位，控制微程序转移的条件有4个，所以判别测试字段需4位或（3位译码），因此操作控制字段的位数48-9-4=35位（或48-9-3=36位）

12•今有4级流水线，分别完成取指、指令译码并取数、运算、送结果四步操作。

今假设完成各步操作的时间依次为100ns,100ns,80ns,50nso请问；

（1）流水线的操作周期应设计为多少

（2）若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第2条指令要推迟

多少时间进行

（3）如果在硬件设计上加以改进，至少需推迟多少时间

⑴流水操作周期为max（100,100,80,50）=100ns

（2）若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么在第1条指令“送结果”步骤完成后，第2条指令的“取数”步骤才能开始，也就是说，第2条指令要推迟两个操作周期，即200ns才能进行。

（3）如果在硬件设计上加以改进，采用定向传送的技术，则只要第1条指令完成“运算”的步骤，第2条指令就可以“取数”了，因此至少需推迟100ns。

13.指令流水线有取指（IF）、译码（ID）、执行（EX）、访存（MEM）.写回寄存器堆（WB）五个过程段，共有20条指令连续输入此流水线。

（1）画出流水处理的时空图，假设时钟周期为100ns。

（2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）。

（3）求流水线的加速比。

实际吞吐率为：

（3）流水线的加速比为：

设流水线操作周期为「

则n指令串行经过k个过程段的时间为n*k*T；

而n条指令经过可并行的k段流水线时所需的时间为（k+n-l）*T；

故20条指令经过5个过程段的加速比为:

14.用时空图法证明流水计算机比非流水计算机具有更高的吞吐率。

设流水计算机的指令流水线分为4个过程段：

IF、ID、EX、WB,则流水计算机的时空

图如下：

空间Sf

II

八J

12

b14

VVB

13

EX

15

16

ID

17

IF

I?

2

3

4

5

6

7

8

时谕

非流水计算机的时空图:

八j

时间

由图中可以看出，同样的8个操作周期内，流水计算机执行完了5条指令，而非流水计算机只执行完了2条指令；

由此，可看出流水计算机比非流水计算机具有更高的吞吐率。

15.用定量描述法证明流水计算机比非流水计算机具有更高的吞吐率。

证明：

设流水计算机具有k级流水线，每个操作周期的时间为，执行n条指令的时间为：

T=（k+n-\）xr；

吞吐率为：

H产―

伙+〃-l）xr

而非流水计算机，执行n条指令的时间为：

T=nxkxr；

吞吐率为:

比—

当n=l时,=H2；

当n>

l时，H\>

H“即：

流水计算机具有更高的吞吐率。

16.判断以下三组指令中各存在哪种类型的数据相关

（1）11LADRl,A；

M（A）—R1,M（A）是存储器单元

I2ADDR2,R1；

（R2）+（R1LR2

（2）IiADDR3,R4；

（R3）+（R4）—>

R3

hMULR4,R5

；

（R4）（R5）->

R4

（3）I,LADR6,B

M（B）->

R6,M（B）是存储器单元

I2MULR6,R7；

（R6）（R7）—R6

（1）h的运算结果应该先写入Ri,然后再在b中读取Ri的内容作为操作数，所以是发生

RAW（“写后读”）相关

（2）WAR

⑶RAW和WAW两种相关

17.参考图所示的超标量流水线结构模型，现有如下6条指令序列：

IiLADRLB

R1,M（B）是存储器单元

I2SUBR2,R1

（R2）・（R1）—*R2

IsMULR3,R4

（R3）*（R4）->

I4ADDR4,R5

（R4）+（R5）fR4

hLADR6?

A

M（A）—R6,M（A）是存储器单元

I6ADDR6?

R7

（R6）+（R7）fR6

请画出：

（1）按序发射按序完成各段推进情况图。

（2）按序发射按序完成的流水线时空图。

（1）按序发射按序完成各段推进情况图如下（仍设F、D段要求成对输入；

F、D、W段只需1个周期；

加需要2个周期；

乘需要3个周期；

存/取数需要1个周期；

执行部件内部有定向传送，结果生成即可使用）：

取指段译码段执行段写回段

（2）按序发射按序完成的流水时空图如下: