MOS管工作原理详细讲解Word格式文档下载.docx

MOS管工作原理详细讲解Word格式文档下载.docx

《MOS管工作原理详细讲解Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《MOS管工作原理详细讲解Word格式文档下载.docx（11页珍藏版）》请在冰豆网上搜索。

们寄需生要电的容，

MOS管的三个管脚之间有寄生电而是由于制造的存在使得在设计或选择驱动电路的时候要麻烦一些，但没

有办法避免,后边再详细介绍。

极之间有一个寄生

在MOS管原理图上可以看到，漏极和源极管。

这个叫体二极管,在驱动感性负载（如马达）,这个二极管很重要。

顺便说一句,体二极管只在单个的MOS管中存在，在集成电路芯片内部通常是没有的。

2,MOS管导通特性

开关闭合。

导通的意思是作为开关，相当于

PMOS的特性，Vgs小于一定的值就会导通，适合用于源极接VCCW的情况但是，虽然PMOS可以很方

个电

（高端驱动）。

便地用作高端驱动，但由于导通电阻大，价格贵，替换种类少等原因，在高端驱动中，通常还是使用NMOS

3,MO硏关管损失

不管是NMO还是PMOS导通后

都有导通电阻存在，这样电流就阻上消耗能量，这部分消耗的能量叫做导通损耗。

选择导通电阻小的MOS管会减小导通损耗。

现在的小功率MOSS导通电阻一般在几十毫欧左右，几毫欧的也有

失也越大。

下降的过程，流过的电流有一个上升的过程，在这段时间内，MOSS的损失是电压和电流的乘积，叫做开关损失。

通常开关损失比导通损失大得多，而且开关频率越快，损

导通瞬间电压和电流的乘积很大，造成的损失也就很大。

缩短开关时间，可以减小每次导通时的损失；

降低开关频率，可以减小单位时间内的开关次数。

这两种办法都可以减小开关损失

4,MOS管驱动

跟双极性晶体管相比，一般认为电流，只要GS电压高于一定的值，就可以了。

这个很容易做到，但是，我们还需要速度

在GS，GD之间存在寄生

在MOS管的结构中可以看到，一电容，而MOS管的

大。

选择/设计

第二注意的是，

驱动，实际上就是对电容的充放电。

对电容的充电需要一个电流，因为对电容充电瞬间可以把电容看成短路，所以瞬间电流会比较大。

选择/设计MOSt驱动时第一要注意的是可提供瞬间短路电流的大小

相同，所以这时栅极电

10V。

如果在同一个系统

遍用于高端驱动的NMOS导通时需要是栅极电压大于源极电压。

而高端驱动的MOS管导通时源极电压与漏极电压（压要比VCC大里，要得到比VCC大的电压，就要专门的升压电路了。

很多马达驱动器都集成了电荷泵，要注意的是应该选择合适的外接电容，以得到足够的短路电流去驱动MOS管。

的余量通电阻也越小。

现在也有导通电压更小的MOS管用在不同的领域里，但在12V汽车电子系统里，一般4V导通就够用了。

MOS管的驱动电路及其损失，可以参考Microchip公司的AN799MatchingMOSFETDriverstoMOSFETs。

讲述得很详细，所以不打算多写了。

5，MO曙应用电路

MOS管最显著的特性是开关特性好，所以被广泛应用在需要电子开关的电路中，常见的如开关电源和马达驱动，也有照明调光。

现在的MOS区动，有几个特别的需求，

1，低压应用

当使用5V电源，这时候如果使

用传统的图腾柱结构，由于三极管的左右的压降，导致实际最终加在电压只有。

这时候，我们选用标称压的MOS管就存在一定的风险。

同样的问题也发生在使用3V或者其他低压电源的场合。

2，宽电压应用

输入电压并不是一个固定值，

它会随着时间或者其他因素而变动。

这个变

动导致PWMI路提供给MOSS的驱动电压是不稳定的。

安全，很多_MOS管内置了稳压管强行限制gate电压的幅值。

在这种情况下，驱动电压超过稳压管的电压，的静态功耗。

为了让MOSS在高gate电压下住分口/二rz口2kr|当提供的就会引起较大

，逻辑部分

同时，如果简单的用电阻分压的原理降低gate电压，就会出现输入电压比较高的时候，MOS管工作良好，而输入电压降低的时候gate电压不足，引起导通不够彻底，从而增加功耗3，双电压应用

在一些控制电路中，逻辑部分使用典型的5V或者数字电压，而功率部分使用12V甚至更高的电压。

两个电压采用共地方式连接。

这就提出一个要求，需要使用一个电路，让低压侧能够有效的控制高压侧的MOS管，同时高压侧的MOS管也同样会面对1和2中提到的问题。

在这三种情况下，图腾柱结构

无法满足输出要求，而很多现成的MOS区动

IC，似乎也没有包含gate电压限制的结构

于是我设计了一个相对通用的电路来满足这三种需求。

电路图如下：

图1用于NMOS勺驱动电路图2用于PMOS勺驱动电路

这里我只针对NMO驱动电路做一个简单分析：

Vl不

Vl和Vh分别是低端和高端勺电源，两个电压可以是相同勺，但是应该超过Vh。

Q1和Q2组成了一个反置勺图腾柱，用来实现隔离，同时确保两只驱动管Q3和q4不会同时导通。

R2和R3提供了PWMfe压基准，通过改变这个基准，可以让电路工作在PWM信号波形比较陡直勺位置。

Q3和Q4用来提供驱动电流，由于导通的时候，Q3和Q4相对Vh和GND最低都只有一个Vce勺压降，这个压降通常只有左右，大大低于勺Vce。

R5和R6是反馈电阻，用于对gate电压进行采样，采样后的电压通过对Q1和Q2的基极产从而把gate电压限制在

gate制。

。

Q5生一个强烈的负反馈，一个有限的数值这个数值可以通过R5和R6来调节

最后，R1提供了对Q3和Q4的基极电流限制，R4提供了对MOS管的电流限制，也就是Q3和Q4的Ice的限必要的时候可以在R4上面并联加速电容

这个电路提供了如下的特性：

1，用低端电压和PWM区动高端

3，

4，

5，

达到很低的功耗

6，

要这个特性，可以通过前置一个反相器来解决。

PWM信号反相。

NMO并不需

时，提计人员具有效率高、输出电流大、静态电流小等优点，非常适用于为便携式设备供电。

目前

DC-DC转换器设计技术发展主要趋势有：

（1）高频化技术：

随着开关频率的提高，开关变

DC-DC

2）

换器的体积也随之减小，功率密度也得到大幅提升，动态响应得到改善。

小功率转换器的开关频率将上升到兆赫级。

（低输出电压技术：

随着半导体制造技术的不断发展，微处理器和便携式电子设备的工作电压越来越低，这就要求未来的DC-DC变换器能够提供低输出电压以适应微处理器和便携式电子设备的要求

、MOS管具有很低的导通电阻，消耗能量较低，在目前流行的高效片中多采用MOS管作为功率开关MOS管的寄生电容大，

这些技术的发展对电源芯片电路的设计提出了更高的要求。

首先，随着开关频率的不断提高，对于开关元件的性能提出了很高的要求，同时必须具有相应的开关件驱动电路以保证开关元件在高达兆赫级的开关频率下正常工作。

其次，对于电池供电的便携式电子设备来说，电路的工作电压低（以锂电池为例，工作电压〜），因此，电源芯片的工作电压较低

DODC芯

但是由于

MOS管的寄生电容大，一般情况下NMO开关管的栅极电容高达几十皮法。

这对于设计高工作频率DC-DC转换器开关管驱动电路的设计提出了更高的要求

下正常这工些作电，路并能

在低电压ULSI设计中有多种CMOSBiCMOS采用自举升压结构的逻辑电路和作为大容性负载的驱动电路够在低于1V电压供电条件下且能够在负载电容1〜2pF的条件下工作频率能够达到几十兆甚至上百兆赫兹。

本文正是采用了自举升压电路，设计了一种具有大负载电容驱动能力的，适合于低电压、高开

关频率升压型DC-DC转换器的驱动电路。

电路基

并经过Hspice

SamsungAHP615BiCMOS：

艺设计

仿真验证，在供电电压载电容为60pF时，工作频率能够达到

自举升压电路

自举升压电路的原理图如图所示。

所谓的自举升压原理就是，在输入端IN输入一个方波信号，利用电容Cboot将A点电压抬升至高于VDD的电，

个与输入信号反相，且高电具体工作原理如下

号，

在B端输出一

高于VDD的方波信号。

5m负z

平，这样就可以

当VIN为高电平时，NMOSIN1

导通，PMOS管P1截止，C点电位为低电

，则

P2导通。

这就使得此时A点电位约为VDD电容Cboot两端电压UOVDD由于N3导通，

同时N2导通，P2的栅极电位为低电平

P4截止，所以B点的电位为低电间称为预充电周期。

当VIN变为低电平时，NMO管卜，PMOS管P1导通，C点电位为高电止，P3导通。

»

、

这段时

N1截亠+..72,、^小、―亠一|~亠

，约为VDd為时N2、N3截止,p3导通

P2截止。

此时电容Cboot

这使得P2的栅极电位升高

A点电位等于

两端电压，约为2VDD而且P4导通，因此B点输出高电为自举升压周期

高，

C点电位加上

且高于VDD这段时间称

O

，B点电位与负载电容和电容Cboot

的实大际小有关，可以根据设计需要调整。

具体

关系将在介绍电路具体设计时详细讨论。

在图2中给出了输入端IN电位与A、B两点电位关系的示意图

驱动电路结构

图3中给出了驱动电路的电路图。

驱动电路采用Totem输出结构设计，上拉驱动管为NMOS管N4、晶体管Q1和PMOS管P5。

下拉驱动管为NMOS管N5o图中CL为负载电容，框内的电路为

自举升压电点的寄生电容。

虚线

本驱动电路的设计思想是，利用自举升压结构将上拉驱动管N4的栅极（B点）电位抬升，使得UB>

VDD+VTH贝yNMOS!

N4工作在线性区，使得VDSN4大大减小，最终可以实现驱动输出高电平达到VDD而在输出低电时，下拉驱动管本身就工作在线性区，可以

是，

最终

保路也能达到平计要求ND因此无需增加自举

步增加输出电般能达到几十皮增加了还需要进Q1

考虑到此驱动电路应用于升压型L跌DC般换达的开关管驱动，还载要进作为上拉驱动管。

这样在输入端由高电平变

为低电平时，Q1导通，由N4Q1同时提供电流，OUT端电位迅速上升，当OUT端电位上升到VDD-VBE时，Q1截止，N4继续提供电流对负载电容充电，直到OUT端电压达到VDD。