数字时钟的论文文档格式.docx

数字时钟的论文文档格式.docx

《数字时钟的论文文档格式.docx》由会员分享，可在线阅读，更多相关《数字时钟的论文文档格式.docx（23页珍藏版）》请在冰豆网上搜索。

学号：

指导教师：

原创性声明

本人郑重声明：

本人所呈交的毕业论文，是在指导老师的指导下独立进行研究所取得的成果。

毕业论文中凡引用他人已经发表或未发表的成果、数据、观点等，均已明确注明出处。

除文中已经注明引用的内容外，不包含任何其他个人或集体已经发表或撰写过的科研成果。

对本文的研究成果做出重要贡献的个人和集体，均已在文中以明确方式标明。

本声明的法律责任由本人承担。

论文作者签名：

日期：

摘要:

加入世贸组织后，中国将面临激烈的竞争。

这场比赛将是一场科技实力，管理水平和人才素质的较量，风险和机遇并存，及电子产品的发展变化迅速，不仅在通信技术的数字替代模拟信号，甚至在我们日常的生活让数字化取缔.相比模拟钟能给人一种一目了然的感觉，它不仅可以显示在同一时间，时、分和秒，并且可以完成准确的校正。

同时，数字时钟可以准确的时间，你的时间精确到报时的声音，提醒你在这个时候，需要做的事情。

老式时钟比它更适合现代生活。

一个数字时钟振荡器，计数器，译码器和显示器电路精确时间“小时”“分”“秒”与数字显示，并需要校正电路，使其准确的工作，也可有定时和计时功能。

数字钟及扩大其应用，有着非常现实的意义。

在本文中，multisim10.0的基础上设计的数字钟，由数字集成电路，数码显示。

关键词:

数字钟振荡器计数器译码显示仿真

Abstract:

AfterjoiningtheWTO,Chinawillfacethefiercecompetition.Thiscompetitionwillbeascientificandtechnologicalstrength,managementqualityandtalentqualityofthecontest,risksandopportunitiescoexist,andelectronicproductdevelopmentchangerapidly,notonlyinthecommunicationtechnologydigitalreplacedintheanalogsignal,eveninourdailylifetoletthedigitalclamp.comparedwiththeanalogclockcangiveapersonakindofstickoutamilefeeling,notonlythatitcanbedisplayedatthesametime,,seconds.Andwhen,minutesandseconds,accuratecorrection,thisisnotordinaryclock.Atthesametimethedigitalclockcanbeaccuratelytimed,inyouthetimeaccuratetoatimekeepingvoices,toremindyouatthistimeandneedstobedone.Theold-fashionedclockcomparedtoitmoresuitableformodernlife.adigitalclocktotheoscillator,counter,decoderanddisplaycircuitaccuratelytime"

hours"

"

minutes"

"

seconds"

withdigitaldisplay,andtheneedforcorrectioncircuitmakeitsaccuratework,alsocanhavefromtimetotimeandtimekeepingfunction.Digitalclockandtheexpansionofitsapplication,hasveryrealisticsignificance.Inthispaper,theMultisim10.0basedonthedesignofthedigitalclock,iscomposedofadigitalintegratedcircuit,digitaldisplay.

Keywords:

Digitalclockoscillatorscounterdecodingdisplaysimulation

摘要Ⅰ

AbstractⅡ

第1章绪论1

1.1数字时钟的背景和意义1

1.2数字时钟设计思路1

1.3数字时钟的主要内容1

第2章数字时钟模块设计2

2.1数字时钟秒脉冲信号的设计2

2.1.1秒时钟信号发生器的设计2

2.1.2秒时钟电路的设计3

2.1.3分时钟电路的设计4

2.2二十四进制计数器设计4

第3章校时电路1

第4章整点报时电路1

第5章闹钟电路1

结论1

致谢1

参考文献1

绪论

数字钟是一种用数字电路技术实现时、分、秒计时的装置，钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。

诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播。

而且与传统的机械钟相比，它具有走时准确、显示直观、无机械传动、无需人的经常调整等优点。

数字钟的设计涉及到模拟电子与数字电子技术，其中绝大部分是数字部分、逻辑门电路、数字逻辑表达式、计算真值表与逻辑函数间的关系、编码器、译码器显示等基本原理。

现在主要用各种芯片实现其功能，更加方便和准确。

Multisim10.0作为一种高效的设计与仿真平台。

其强大的虚拟仪器库和软件仿真功能，为电路设计提供了先进的设计理念和方法。

1.设计思路

1）.由秒时钟信号发生器、计时电路和校时电路构成电路。

2）.秒时钟信号发生器可由555定时器构成。

3）.计时电路中采用两个60进制计数器分别完成秒计时和分计时；

24进制计数器完成时计时；

采用译码器将计数器的输出译码后送七段数码管显示。

4）.校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。

2.主要内容

熟悉Multisim10.0仿真软件的应用；

设计一个具有显示、校时、整点报时和定时功能的数字时钟,.能独立完成整个系统的设计；

用Multisim10.0仿真实现数字时钟的功能。

设计原理方框图

第2章、数字时钟模块设计

数字时钟电路主要由时、分、秒三部分组成，秒时钟电路主要由秒脉冲信号发生器、计数器、译码器、数码管组成，秒计数周期60s。

同样分时钟电路由计数器、译码器、数码管组成，计数周期为60m，与秒时钟电路不同的是脉冲信号由秒时钟电路提供。

时时钟电路采用同样的设计，计数周期为24h。

2.1数字时钟秒脉冲信号的设计

2.1.1秒时钟信号发生器的设计

振荡器可由晶振组成，也可以由555与RC组成的多谐振荡器。

由555定时器得到1Hz的脉冲，功能主要是产生标准秒脉冲信号和提供功能扩展电路所需要的信号。

由555定时器构成的1Hz秒时钟信号发生器。

下面的电路图产生1Hz的脉冲信号作为总电路的初输入时钟脉冲。

脉冲信号发生器

利用NE555多谐振荡器，优点：

555内部的比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。

缺点：

要精确输出1Hz脉冲，对电容和电阻的数值精度要求很高，所以输出脉冲既不够准确也不够稳定。

2.2器件分析

2.2.174LS160分析

在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS160D的反馈置数法来实现十进制功能和六进制功能，根据74LS160D的结构把输出端的0110（十进制为6）用一个与非门74LS00引到CLR端便可置0，这样就实现了六进制计数。

由两片十进制同步加法计数器74LS160级联产生，采用的是异步清零法。

同样，在输出端的1001（十进制为9）用一个与非门74LS00引到Load端便可置0，这样就实现了十进制计数。

在分和秒的进位时，用秒计数器的Load端接分计数器的CLK控制时钟脉冲，脉冲在上升沿来时计数器开始计数。

时计数器可由两个十进制计数器串接并通过反馈接成二十四制计数器。

由计数器得到的4位二进制码的必须通过译码后转为人们习惯的数字显示。

如12：

54：

30的二进制码为00010010：

01010100：

00110000。

秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至显示电路，以便实现用数字显示时、分、秒的要求。

“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。

采用10进制计数器74LS160来实现时间计数单元的计数功能。

2.2.274LS85特性分析

74LS85为4位数值比较器，共有54/7485、54/74S85、54/74LS85三种线路结构型式，74LS85可进行二进制码和BCD码的比较，对两个4位字的比较结果由三个输出端FA＞B，FA＝B，FA＜B＝输出。

将若干85级联可比较较长的字，此时低级位的FA＞B，FA＝B，FA＜B连接到高位级相应的输入A＞B、A＝B、A＜B，并使低位级的A＝B为高电平。

引出端符号：

B0－B3

字B输入端

A0－A3

字A输入端

A＞BA＞B

级联输入端

A＝BA＝B

A＜BA＜B

FA＝B

A等于B输出端

FA＞B

A大于B输出端

FA＜B

A小于B输出端

2.3.1六十进制计数器

对于74LS160计数，如图所示，分、秒计数电路由U3和U4俩部分组成。

当时十位U4计数为5，U3计数为5时，两片74LS160，再加上一片74LS13,从而构成60进制计数。

六十进制计数器

2.3二十四进制计数器

时计时电路与分、秒计时电路相比，首先就是触发信号来源于分计时电路的进位，其计时范围为0-23。

故在前面的基础上只需修改及时范围即可。

如图所示，时计数电路由U3和U4俩部分组成。

当时个位U4计数为4，U3计数为2时，两片74LS160复零,从而构成24进制计数。

二十四进制计数器

2.1.2秒计时电路的设计

秒计时电路计数周期为60s，触发信号由秒脉冲信号发生器提供，当计数值为59时，下一次触发信号输入时，向前进位并对计数值清零同时开始进入下一个计数周期。

秒计时电路

2.2分计时电路的设计

在数字电子时钟中，分计时时钟与秒计时时钟周期都为60s，当触发信号输入时，计数器计数1，累计到59后，下一秒开始清零并向前进位，不同的是秒计时触发信号由555多谐振荡器产生，而时计时电路触发信号由前面的秒计时电路