简易数字频率计的设计与制作讲解Word文件下载.docx
《简易数字频率计的设计与制作讲解Word文件下载.docx》由会员分享，可在线阅读，更多相关《简易数字频率计的设计与制作讲解Word文件下载.docx（26页珍藏版）》请在冰豆网上搜索。
年
X
月
日
课程设计任务书
学生姓名：
XX专业班级：
指导教师：
翁显耀工作单位：
武汉理工大学
题目:
简单数字频率计的设计与制作
初始条件：
（1）要求用直接测量法测量输入信号的频率
（2）输入信号的频率为1～9999HZ
要求完成的主要任务:
（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）
（1）设计任务及要求
（2）方案比较及认证
（3）系统框图，原理说明
（4）硬件原理，完整电路图，采用器件的功能说明
（5）调试记录及结果分析
（6）对成果的评价及改进方法
（7）总结（收获及体会）
（8）参考资料
（9）附录：
器件表，芯片资料
时间安排：
6月27日~6月30日：
明确课题，收集资料，方案确定
7月1日~7月4日：
整体设计，硬件电路调试
7月5日~7月8日；
报告撰写，交设计报告，答辩
指导教师签名：
2013年6月27日
目录
摘要1
1．结构设计与方案选择2
1.1设计要求2
1.2设计原理及方案2
1.2.1方案一：
利用单片机制作频率计2
1.2.2方案二：
利用锁存器与计数器制作频率计3
1.2.3方案确定4
2．单元电路的设计5
2.1脉冲信号的形成电路5
2.2时基电路和闸门电路6
2.3计数电路7
2.4锁存电路、译码电路和显示电路8
3．整体电路的设计9
3.1总电路分析9
3.2总电路图10
4．电路的调测与分析10
4.1计数电路的调测10
4.2计数、显示电路的调测11
4.3调试电路的注意事项11
5．所用芯片及其它器件说明11
5.1555定时器11
5.1.1555构成的施密特触发器13
5.1.2555构成的多谐振荡器14
5.274LS273锁存器14
5.374LS90计数器15
5.4数码译码显示器18
5.4.1七段译码管18
5.4.2BCD码七段译码驱动器19
结束语22
参考文献23
附录_元件清单列表24
摘要
数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波、方波或其它周期性变化的信号。
它被广泛应用与航天、电子、测控等领域。
它的基本测量原理是，首先让被测信号与标准信号分别通过闸门电路与时基电路，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果用锁存器锁存起来，最后用显示译码器把锁存的结果用LED数码显示管显示出来。
本文设计的是要求用直接测量法测量输入信号的频率并且能够直接地显示频率在1Hz至9999Hz范围内的被测信号的频率。
根据数字频率计的基本原理及设计的基本要求，本文设计的基本思想是分为五个模块即时基电路、闸门电路、锁存电路、计数电路和译码显示电路。
其中利用555定时器分别构成施密特触发器及多谐振荡器来组成闸门电路和时基电路，计数电路是由四块74LS90芯片组成，锁存电路则由两块74ls273芯片组成，译码显示电路是由四块74LS48芯片及四块共阴极数码管组成，最终整个设计电路可以显示被测信号的频率。
关键字：
计数器protues软件74ls9074ls27374ls48555定时器
1．结构设计与方案选择
1.1设计要求
1.2设计原理及方案
数字频率计是直接用十进制的数字来显示被测信号频率的一种测量装置。
它不仅可以测量正弦波、方波、三角波和尖脉冲信号的频率，而且还可以测量它们的周期。
根据根据课程设计任务书中的要求，及我们对频率计数器的了解，大致可以设计出以下两种方案。
利用单片机制作频率计
如下图所示，此方案是采用单片机程序处理输入信号并且将结果直接送往LED显示，为了提高系统的稳定性，输入信号前进行放大整形，在通过A/D转换器输入单片机系统，采用这种方法可大大提高测试频率的精度和灵活性，并且能极大的减少外部干扰，采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPGA芯片上实现整个系统非常精简，而且具有灵活的现场可更改性。
但采用这种方案相对设计复杂度将会大大提高并且采用单片机系统成本也会大大提高。
利用锁存器与计数器制作频率计
图中脉冲形成的电路的作用是将被测信号变成脉冲信号，其重复频率等于被测信号的频率fＸ。
时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s，则们控电路的输出信号持续时间亦准确的等于1s。
闸门电路由标准秒信号进行控制当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数器译码显示电路。
秒信号结束时闸门关闭，技计数器得的脉冲数N是在1秒时间内的累计数，所以被测频率fＸ=NHz。
被测信号fＸ经整形电路变成计数器所要求的脉冲信号
，其频率与被测信号的频率相同。
时基电路提供标准时间基准信号
，其高电平持续时间t1=1秒，当l秒信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到l秒信号结束时闸门关闭，停止计数。
若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率f=NHz,如图1.1所示，即为数字频率计的组成框图。
图1.1数字频率计的组成框图
图1.2数字频率计的工作时序波形
逻辑控制单元的作用有两个：
其一，产生清零脉冲④，使计数器每次从零开始计数；
其二，产生所存信号⑤，是显示器上的数字稳定不变。
这些信号之间的时序关系如图1.2所示数字频率计由脉冲形成电路、时基电路、闸门电路、计数锁存和清零电路、译码显示电路组成。
1.2.3方案确定
方案一：
整个系统非常精简，而且具有灵活的现场可更改性。
有了单片机虽然可以通过编写一段适当的程序就可以得到结果但到目前为止我们还没有正式地接触单片机的知识。
此方案不能起到巩固所学知识的作用。
方案二：
所选的单元电路都是我们在模电和数电课上学到的知识，并且这些单元电路很常用，也很便宜，所以易于购买。
它的整体结构也简单便于组装和调试，也容易出结果并且能巩固我们所学的知识。
综合以上两种频率计的设计方案，通过考虑设计方案设计复杂程度、调试难易程度及所用的元器件的价格等几个方面，得出：
应选用方案二。
2．单元电路的设计
2.1脉冲信号的形成电路
脉冲信号形成电路的作用是将待测信号fx（如正弦波、三角波或者其他呈周期性变化的波形）整形为计数器所要求的脉冲信号，其周期不变。
将其他波形变换成脉冲波的电路有多种，如施密特触发器、单稳态触发器、比较器等。
其中施密特触发器的应用较多。
我在这里设计的电路形式是采用555定时器构成的施密特触发器，电路原理如图2.1所示。
图2.1脉冲信号形成电路
图中R3与R4的作用是将被测信号进行电平移动，因为555构成的施密特触发器的上触发电平UT+=2/3Ucc，下触发电平UT=1/3Ucc，如图2.2所示
图2.2脉冲信号形成
输入信号的直流电平Uxo从C3左侧输入
应该满足下列关系1/3Ucc<
Uxo<
2/3Ucc。
输入信号的幅度Uxm与直流电平Uxo和回差△UT有关，一般说来，△UT越小，对输入信号的幅值Uxm要求越小，如果需要减小回差，可以在555的控制端CO接入一个正电压。
如果取+Ucc=+5V,回差△UT=1.67V。
对于图3.2所示的波形图，若取Uxo=1/3Ucc+1/2△UT=2.5V,则输入信号幅度为Uxm>
1/2△UT=0.83V.为使Uxo=2.5V，对于图3.1所示电路，则取R3=R4=10KΩ。
2.2时基电路和闸门电路
如图2.1所示，闸门电路是控制计数器计数的标准时间信号，决定了被测信号的脉冲通过闸门进入计数器进行计数的计数个数，其精度很大程度上决定了频率计的频率测测量精度。
当要求频率测量精度高时，应使用晶体振荡器通过分频获得。
在此简单数字频率计的中，时基信号采用由555定时器构成的多谐振荡器电路，当标准时间信号（1s高电平）来到时，闸门开通，被测信号的脉冲通过闸门进入计数器计数；
标准时间脉冲结束时（为低电平），闸门关闭，计数器无时钟脉冲输入。
例如，时基信号的作用时间为1s，闸门电路将打开1s，若在这段时间内通过闸门电路的脉冲数目为1000个，则被测信号的频率就是1000Hz。
设标准时基为1s的脉冲是由555定时器构成的多谐振荡器电路产生的，由555定时器构成的多谐振荡气的周期计算公式为：
周期计算公式：
t=t1+t2=0.693（R1+2R2）C；
占空比为：
D=t2/（t1+t2）=R2/（R1+2R2）<
50%，t1为正方波的宽度，t2为负方波的宽度；
若取振荡器的频率f0=1/（t1+t2）=0.8HZ,则振荡器的输出波形如图2.4所示，其中t1=1s，t2=0.25s。
图2.3标准脉冲产生的闸门电路
2.4闸门电路各波形特点
2.3计数电路
计数器用4个74LS190同步十进制可逆计数器构成。
作用是对放大整形电路输出的频率信号进行计数，并将输出的数值输入到锁存器。
如图2.5所示。
图2.5计数电路图
U10的CKA接外来信号，U7、8、9、10的CKB均接相应的QA。
U10的Q3接U9的CKA,U9的Q3接U8的CKA,U8的Q3接U7的CKA。
四个芯片的R01、R02均接地，R91、R92连在一起接时基信号的反向信号。
当R91、R92同为高电平时，四位十进制计数器同时清零。
当R91。
R92同为低电平时，四位十进制计数器正常计数
2.4锁存电路、译码电路和显示电路
图2.6锁存、译码、显示电路
锁存器可选用2个8D锁存器74LS273构成。
锁存器的作用是将计数器在1s结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值。
因为计数器在一秒内要计算成千个输入脉冲，若不加锁存器，显示器上的数字将随机数器的输出变化而变化，不便于读数。
当时钟脉冲CP的上升沿到来时，锁存器的输出等于输入，即Q=D。
从而将4个十进制计数器即个位、十位、百位、千位的输出值送到锁存器的输出端。
正脉冲结束后，无论输入端D为何值，输出端Q的状态仍然保持原来的状态。
译码器采用4个74LS48共阴极显示译码器构成。
译码/驱动器74LS48的作用是将输入的高低电平信号转化为数码管需要的高低电平信号，并控制数码灯的亮灭。
具体连接方式见图2.6。
3．整体电路的设计
3.1总电路分析
如图3所示，被测信号（三角波、正弦波、方波）输入由555定时器组成的施密特触发器整形成与输入信号同频率的矩形脉冲。
将该脉冲输入由74LS90组成的十进制计数器用作时钟信号。
另一片555定时器接成的多谐振荡器输出的高电平时间为1S，低电平时间为0.25S的矩形脉冲信号通过闸门，再通过74LS04反向后，输给74LS273，做锁存的时钟信号，同时输给计数器74LS90的R01、R02控制计数器的计数和清零。
当取反后的时基信号来个上升沿时，锁存器锁存0000。
高电平阶段计数器清零，锁存器一直显示0000不变。
低电平时，计数器开始计数，锁存器清零。
当再来个上升沿时锁存器锁存刚才1S内计数器所计的数据，高电平
升级会员 