8086总线时序协议Word文件下载.docx

8086总线时序协议Word文件下载.docx

《8086总线时序协议Word文件下载.docx》由会员分享，可在线阅读，更多相关《8086总线时序协议Word文件下载.docx（9页珍藏版）》请在冰豆网上搜索。

　　为了适应各种使用场合，在设计8088/8086cpu芯片时，就考虑了其应能够使它工作在两种模式下，即最小模式与最大模式。

　　所谓最小模式，就是系统中只有一个8088/8086微处理器，在这种情况下，所有的总线控制信号，都是直接由8088/8086cpu产生的，系统中的总线控制逻辑电路被减到最少，该模式适用于规模较小的微机应用系统。

　　最大模式是相对于最小模式而言的，最大模式用在中、大规模的微机应用系统中，在最大模式下，系统中至少包含两个微处理器，其中一个为主处理器，即8086/8086cpu，其它的微处理器称之为协处理器，它们是协助主处理器工作的。

　　与8088/8086cpu配合工作的协处理器有两类，一类是数值协处理器8087另一类是输入/输出协处理器8089。

　　8087是一种专用于数值运算的协处理器，它能实现多种类型的数值运算，如高精度的整型和浮点型数值运算，超越函数（三角函数、对数函数）的计算等，这些运算若用软件的方法来实现，将耗费大量的机器时间。

换句话说，引入了8087协处理器，就是把软件功能硬件化，可以大大提高主处理器的运行速度。

　　8089协处理器，在原理上有点像带有两个dma通道的处理器，它有一套专门用于输入/输出操作的指令系统，但是8089又和dma控制器不同，它可以直接为输入/输出设备服务，使主处理器不再承担这类工作。

所以，在系统中增加8089协处理器之后，会明显提高主处理器的效率，尤其是在输入/输出操作比较频繁

　　的系统中。

　　2．8086/8088cpu的引脚信号和功能

（1）.引言

　　如图9-12（p15）所示，是8088cpu的外部结构，即引脚信号图，注意：

在不同的工作模式下，其中一部分引脚的名称和功能可能不一致。

　　8088/8086cpu芯片都是双列直插式集成电路芯片，都有40个引脚，其中32个引脚在两种工作模式下的名称和功能是相同的，还有8个引脚在不同的工作模式下，具有不同的名称和功能。

下面，我们分别来介绍这些引脚的输入/输出信号及其功能。

　　图9-128086/8088cpu引脚功能

（2）.两种模式下，名称和功能相同的32个引脚

　　①Vcc、gnd：

电源、接地引脚（3个）,8088/8086cpu采用单一的+5V电源，但有两个接地引脚。

　　②ad15—ad0（addressdatabus）:

地址/数据复用信号输入/输出引脚（16个）,分时输出低16位地址信号及进行数据信号的输入/输出。

　　③a19/s6—a15/s3（addressstatusbus）:

地址/状态复用信号输出引脚（4）,分时输出地址的高4位及状态信息，其中s6为0用以指示8086/8088cpu当前与总线连通；

s5为1表明8086/8088cpu可以响应可屏蔽中断；

s4、s3共有四个组态，用以指明当前使用的段寄存器，如表9-5所示，00—es，01—ss，10—cs，11—ds。

　　④nmi（non-maskableinterrupt）、intR（interruptRequest）:

中断请求信号输入引脚

（2），引入中断源向cpu提出的中断请求信号，高电平有效，前者为非屏蔽中断请求，后者为可屏蔽中断请求信号。

　　⑤Rd（Read）:

读控制输出信号引脚

（1），低电平有效，用以指明要执行一个对内存单元或i/o端口的读操作，具体是读内存单元，还是读i/o端口，取决于m/io控制信号。

　　⑥clk/（clock）：

时钟信号输入引脚

（1），时钟信号的方波信号，占空比约为33%，即1/3周期为高电平，2/3周期为底电平，8088/8088的时钟频率（又称为主频）为4.77mhz，即从该引脚输入的时钟信号的频率为4.77mhz。

　　⑦Reset（Reset）:

复位信号输入引脚

（1），高电平有效。

8088/8086cpu要求复位信号至少维持4个时钟周期才能起到复位的效果，复位信号输入之后，cpu结束当前操作，并对处理器的标志寄存器、ip、ds、ss、es寄存器及指令队列进行清零操作，而将cs设置为0FFFFh。

　　⑧Ready（Ready）:

“准备好”状态信号输入引脚

（1），高电平有效，“Ready”输入引脚接收来自于内存单元或i/o端口向cpu发来的“准备好”状态信号，表明内存单元或i/o端口已经准备好进行读写操作。

该信号是协调cpu与内存单元或i/o端口之间进行信息传送的联络信号。

⑨test（test）:

测试信号输入引脚

（1），低电平有效,test信号与wait指令结合起来使用，cpu执行wait指令后，处于等待状态，当test引脚输入低电平时，系统脱离等待状态，继续执行被暂停执行的指令。

　　⑩mn/mx（minimum/maximummodelcontrol）最小/最大模式设置信号输入引脚

（1），该输入引脚电平的高、低决定了cpu工作在最小模式还是最大模式，当该引脚接+5V时，cpu工作于最小模式下，当该引脚接地时，cpu工作于最大模式下。

⑩bhe/s7（bushighenable/status）:

高8位数据允许/状态复用信号输出引脚

（1），输出。

分时输出bhe有效信号，表示高8为数据线d15—d8上的数据有效和s7状态信号，但s7未定义任何实际意义。

　　利用bhe信号和ad0信号，可知系统当前的操作类型，具体规定见表9-4（p16）所示。

　　表9-4

　　和a0的代码组合和对应的操作

　　在8088系统中，该引脚为ss0，用来与dt/R、m/io一起决定8088芯片

　　当前总线周期的读写操作，如表9-5（p17）所示。

m/iodt/Rss0性能

　　100中断响应

　　101读i/o端口

　　110写i/o端口

　　111暂停（halt）

　　000取指令操作码

　　001读存储器

　　010写存储器

　　011无源

　　（3）.最小模式下的24--31引脚

　　当8088/8086cpu的mn/mx引脚固定接+5V时，cpu处于最小模式下，这时候剩余的24—31共8个引脚的名称及功能如下：

①inta（interruptacknowledge）中断响应信号输出引脚

（1），低电平有效，该引脚是cpu响应中断请求后，向中断源发出的认可信号，用以通知中断源，以便提供中断类型码，该信号为两个连续的负脉冲。

　　②ale（addresslockenable）:

地址锁存允许输出信号引脚

（1），高电平有效，cpu通过该引脚向地址锁存器8282/8283发出地址锁存允许信号，把当前地址/数据复用总线上输出的是地址信息，锁存到地址锁存器8282/8283中去。

注意：

ale信号不能被浮空。

③den（dataenable）:

数据允许输出信号引脚，低电平有效，为总线收发器

　　8286提供一个控制信号，表示cpu当前准备发送或接收一项数据。

④dt/R（datatransmit/Receive）:

数据收发控制信号输出引脚

（1），cpu通过该引脚发出控制数据传送方向的控制信号，在使用8286/8287作为数据总线收发器时，dt/R信号用以控制数据传送的方向，当该信号为高电平时，表示数据由cpu经总线收发器8286/8287输出，否则，数据传送方向相反。

⑤io/m（memory/input缺点:

速度慢。

每种总线的条数及性能（时间）由微处理器的性能指标决定。

　　一、8086微处理器的引脚及功能

　　8086微处理器是一个双列直插式、40个引脚的器件。

如下图所示。

其中数据总线和部分地址总线（低16位）采用分时复用，即为ad0～ad15还有一些引脚有两种功能,这由引脚33（mn/mx）加以控制。

当（mn/mx）=1时,8086工作于最小方式mn,全部的控制信号由cpu本身提供,即24～31脚的功能在图中示于括号外。

当（mn/mx）=0时,8086工作于最大方式mx,这时系统的控制信号由8288总线控制器提供,而不是由提供。

除此之外,微处理器的引脚还分静态功能和动态功能。

静态功能是指其具体的意义与作用;

动态功能就是时序概念,即与时序紧密相关。

　　1、地址/数据总线（ad0～ad15）（双向、三态）

　　这是分时复用的存储器/io地址和数据总线。

双向、三态。

　　2、地址/状态总线（a19/s6,a18/s5,a17/s4,a16/s3）（输出、三态）a19～a16是地址总线的高4位;

s6～s3是状态信号（备用的）,二者分时输出,即t1输出地址,t3～t4输出状态.

　　3、控制总线

　　相对而言，控制线最复杂，不同的控制线其意义完全不同。

部分控制线是输出，其作用是对外部的控制；

部分控制线是输入，

　　其作用是让微处理

　　器了解外部的状态,以确定进一步的处理要求。

常用的控制线及其功能如下:

⑴wR（输出，三态）写信号，该信号有效表示微处理器下处于写操作状态，wR信号要求存储器或i/o接口接收数据总线上的输出数据。

⑵Rd（输出，三态）

　　读信号，该信号有效表示微处理器正处于读操作状态，Rd信号要求存储器或i/o接口将选中的数据通过数据总线送到微处理器。

⑶io/m（输出，三态）

　　这条引线用以区分是存储器访问还是i/o访问。

　　⑷Ready（输入）

　　准备好信号。

该信号无效表示微处理器与存储器或i/o接口操作时间上不匹配,要求微处理器适当等待。

即,在微处理器访问存（8086总线时序协议）储器或i/o接口时,若Ready=0,则自动插入等待状态,直到Ready=1,结束等待而进入t4状态。

⑸bhe（输出，三态）

　　高8位允许信号，用于实现高8位的选择。

　　⑹intR（输入）

　　可屏蔽中断请求输入线。

当iF=1，cpu可响应该引脚的中断请求。

⑺inta（输出，三态）

　　中断响应信号，该信号有效表示微处理器同意进行中断服务，通常外设接到该信号应将中断向量送到数据总线，供微处理器读取，微处理器根据中断向量确定中断服务的入口地址。

　　⑻nmi（输入）

　　非屏蔽中断请求输入线。

该信号有效微处理器将转到固定地址执行。

（即自动执行int02h）

　　⑼hold（输入）

　　总线保持请求信号。

该信号有效表示除了本微处理器以外还有外部其他总线控制部件需要占用总线而向微处理器提出申请。

微处理器应有合适的时刻响应这一请求。

　　⑽hlda（输出）

　　总线保持应答信号。

该信号有效表示微处理器对总线请求信号的响应。

微处理器输出dlda有效，然后释放总线控制权，由外部总线控制部件接管对总的控制。

　　二、8086处理器时序

　　1、时序的基本概念

　　微处理器是在时钟脉冲的统一控制下,一个拍节一个拍节地工作的,这样就构成了微处理器的操作时序。

了解微处理器的操作时序是构成微机系统的重要基础，也可进一步了解系统总线的功能。

　　从时序角度考虑,与微处理器有关的周期有3种类型:

时钟周期、总线周期、和指令周期。

　　⑴时钟周期

　　也称为t状态，是微处理器动作的最小时间单位。

　　⑵总线周期

　　指微处理器对存储器或i/o端口完成一次读、写操作所需要的时间。

通常，一个总线周期由若干个时钟周期组成。

总线周期也称机器周期。

　　⑶指令周期

　　即执行一条指令所需要的时间。

一个指令周期通常由若个总线周期组成，这包