polar si9000阻抗计算教程.docx
《polar si9000阻抗计算教程.docx》由会员分享，可在线阅读，更多相关《polar si9000阻抗计算教程.docx（8页珍藏版）》请在冰豆网上搜索。
polarsi9000阻抗计算教程
主题：
阻抗计算公式、polarsi9000（教程）
给初学者的
一直有很多人问我阻抗怎么计算的.人家问多了,我想给大家整理个材料,于己于人都是个方便.如果大家还有什么问题或者文档有什么错误,欢迎讨论与指教!
在计算阻抗之前,我想很有必要理解这儿阻抗的意义
传输线阻抗的由来以及意义
传输线阻抗是从电报方程推导出来（具体可以查询微波理论）
如下图,其为平行双导线的分布参数等效电路:
从此图可以推导出电报方程
取传输线上的电压电流的正弦形式
得
推出通解
定义出特性阻抗
无耗线下r=0,g=0得
注意,此特性阻抗和波阻抗的概念上的差异（具体查看平面波的波阻抗定义）
特性阻抗与波阻抗之间关系可从
此关系式推出.
Ok,理解特性阻抗理论上是怎么回事情,看看实际上的意义,当电压电流在传输线传播的时候,如果特性阻抗不一致所求出的电报方程的解不一致,就造成所谓的反射现象等等.在信号完整性领域里,比如反射,串扰,电源平面切割等问题都可以归类为阻抗不连续问题,因此匹配的重要性在此展现出来.
叠层（stackup）的定义
我们来看如下一种stackup,主板常用的8层板（4层power/ground以及4层走线层,sggssggs,分别定义为L1,L2…L8）因此要计算的阻抗为L1,L4,L5,L8
下面熟悉下在叠层里面的一些基本概念,和厂家打交道经常会使用的
Oz的概念
Oz本来是重量的单位Oz（盎司）=28.3g（克）
在叠层里面是这么定义的,在一平方英尺的面积上铺一盎司的铜的厚度为1Oz,对应的单位如下
介电常数（DK）的概念
电容器极板间有电介质存在时的电容量Cx与同样形状和尺寸的真空电容量Co之比为介电常数：
ε=Cx/Co=ε'-ε"
Prepreg/Core的概念
pp是种介质材料,由玻璃纤维和环氧树脂组成,core其实也是pp类型介质,只不过他两面都覆有铜箔,而pp没有.
传输线特性阻抗的计算
首先,我们来看下传输线的基本类型,在计算阻抗的时候通常有如下类型:
微带线和带状线,对于他们的区分,最简单的理解是,微带线只有1个参考地,而带状线有2个参考地,如下图所示
对照上面常用的8层主板,只有top和bottom走线层才是微带线类型,其他的走线层都是带状线类型
在计算传输线特性阻抗的时候,主板阻抗要求基本上是:
单线阻抗要求55或者60Ohm,差分线阻抗要求是70~110Ohm,厚度要求一般是1~2mm,根据板厚要求来分层得到各厚度高度.
在此假设板厚为1.6mm,也就是63mil左右,单端阻抗要求60Ohm,差分阻抗要求100Ohm,我们假设以如下的叠层来走线
先来计算微带线的特性阻抗,由于top层和bottom层对称,只需要计算top层阻抗就好的,采用polarsi6000,对应的计算图形如下:
在计算的时候注意的是:
1,你所需要的是通过走线阻抗要求来计算出线宽W（目标）
2,各厂家的制程能力不一致,因此计算方法不一样,需要和厂家进行确认
3,表层采用coatedmicrostrip计算的原因是,厂家会有覆绿漆,因而没用surfacemicrostrip计算,但是也有厂家采用surfacemicrostrip来计算的,它是经过校准的
4,w1和w2不一样的原因在于pcb板制造过程中是从上到下而腐蚀,因此腐蚀出来有梯形的感觉（当然不完全是）
5,在此没计算出精确的60Ohm阻抗,原因是实际制程的时候厂家会稍微改变参数,没必要那么精确,在1,2ohm范围之内我是觉得没问题
6,h/t参数对应你可以参照叠层来看
再计算出L5的特性阻抗如下图
记得当初有各版本对于stripline还有symmetricalstripline的计算图,实际上的差异从字面来理解就是symmetricalstripline其实是offsetstripline的特例H1=H2
在计算差分阻抗的时候和上面计算类似,除所需要的通过走线阻抗要求来计算出线宽的目标除线宽还有线距,在此不列出
选用的图是
在计算差分阻抗注意的是:
1,在满足DDR2clock85Ohm~1394110Ohm差分阻抗的同时又满足其单端阻抗,因此我通常选择的是先满足差分阻抗（很多是电流模式取电压的）再考虑单端阻抗（通常板厂是不考虑的,实际做很多板子,问题确实不算大,看样子差分线还是走线同层同via同间距要求一定要符合）
----------谨以此文怀念初学SI的艰苦岁月
特性阻抗公式（含微带线,带状线的计算公式）
a.微带线（microstrip）
Z={87/[sqrt（Er+1.41）]}ln[5.98H/（0.8W+T）]其中，W为线宽，T为走线的铜皮厚度，H为走线到参考平面的距离，Er是PCB板材质的介电常数（dielectricconstant）。
此公式必须在0.1<（W/H）<2.0及1<（Er）<15的情况才能应用。
b.带状线（stripline）
Z=[60/sqrt（Er）]ln{4H/[0.67π（0.8W+T）]}其中，H为两参考平面的距离，并且走线位于两参考平面的中间。
此公式必须在W/H<0.35及T/H<0.25的情况才能应用
差分阻抗的计算方法及公式
TheDifferentialImpedanceCalculatorisprovidedfreetoregisteredusers.PleaseRegisterhere
Instructions:
1.Selectthenumberofsubstratelayersrequired.
2.Youwillthenbepresentedwithatablerepresentingthesuggestedstack-upforthattypeofsubstrate.
3.ModifythevariablestoexaminetheeffectsonthetraceCharacteristicandDifferentialImpedance.
Numberofphysicalboardlayers
4
6
8
10
12
Important:
ThetraceseparationshouldnotbeadjustedtoaltertheDifferentialImpedance-traceseparationshouldalwaysbekepttotheminimumclearancespecifiedbythePCBvendor.
Note:
1. AlldimensionsareinMIL（thousandsofaninch）.
2. TheDielectricConstantofFR4materialmayvarybyasmuchas20%（4.2to5.2）.
3. TheoverallDielectricThickness（CutoCu）shouldtotal62MILnominally.
4. Variablesunavailableformodificationhavenosignificanteffectontheimpedanceofthetraces.
5. Thedefaultmultilayerboardstack-upsaretakenfromAdvanceDesignforSMT,BarryOlney/AMC.
6. TheImpedanceCalculatorusesformulaederivedfrom:
∙ IPC-D-317-DesignStandardforElectronicPackagingUtilizingHighSpeedTechniques.
∙ EMC&thePrintedCircuitBoard-Montrose.
7. OnlyEdgeCoupledDifferentialPairsareconsidered.NoallowancehasbeenmadeforBroadSideCouplingfromadjacentlayers.Itisgoodpracticetorouteadjacentlayersorthogonaltoeachotherinordertoreduceanycouplingthatmayoccur.
8. ToreduceEMI,highfrequency,fastrisetimesignalsshouldberoutedbetweenthereferenceplanes.
升级会员 