A.
B.
C.
D.
10.两个1位二进制数A和B相比较，可以用（）作为A=B的输出信号Y（A=B）。
A.
B.
C.
D.
11.一个4选1数据选择器的地址端有（）个。
A.8B.1C.3D.2
12.在8线－3线优先编码器74HC148中，扩展端
的低电平输出信号表示（）。
A.“电路工作，但无编码输入”B.“电路工作，而且有编码输入”
第五章：
1.为实现将D触发器转换成
触发器，应使（）。
A.D=QB.D=
C.D=T
2.为实现将D触发器转换成T触发器，应使（）。
A.D=QB.D=
C.D=TD.
3.为实现将JK触发器转换成
触发器，应使（）。
A.J=K=TB.J=K=1C.
D.
4.JK触发器，在J=K=1时，加上时钟脉冲，则触发器（）
A.保持原态B.置0C.置1D.翻转
5.一个触发器可记录一位二进制代码，它有（）个稳态。
A.0B.1C.2D.4
6.存储8位二进制信息需要（）个触发器。
A.2B.3C.4D.8
7.JK触发器，在J=0，K=1时，加上时钟脉冲，则触发器（）
A.保持原态B.置0C.置1D.翻转
8.对于T触发器，若原态Q=0，欲使次态
，应使输入端T=（）。
A.0B.1C.QD.
9.对于T触发器，若原态Q=1，欲使次态
，应使输入端T=（）。
A.0B.1C.QD.
第六章：
1.下列说法正确的是（）。
A.编码器是时序逻辑电路。
B.计数器是时序逻辑电路。
C.单稳态触发器有两个稳定状态。
D.寄存器是组合逻辑电路。
2.以下集成电路属于计数器的是（）。
A.74LS138B.74LS148C.74LS160D.74LS151
3.Moore型时序逻辑电路的输出是（）的函数。
A.输入B.系统状态C输入和系统状态
4.某计数器的输出波形如下图所示，该计数器是（）进制计数器。
A.4B.5C.6D.7
5.4位移位寄存器作环形计数器时，会有（）个无效状态。
A.8B.10C.12D.16
6.一个4位的二进制减法计数器，由0000状态开始，经过25个时钟脉冲后，此计数器的状态为（）。
A.1100B.1000C.0111D.1010
7.一位8421BCD码计数器至少需要（）个触发器。
A.3B.4C.5D.10
8.用同步二进制计数器从0做加法，计到十进制数178，则最少需要（）个触发器。
A.10B.6C.7D.8
9.4位移位寄存器，串行输入时经（）个脉冲后，4位数码全部移入寄存器中。
A.2B.4C.10D.16
第七章：
1.要构成容量为4K×8的RAM，需要（）片容量为256×8的RAM。
A.4B.8C.16D.32
2.寻址容量为256K×4的RAM需要（）根地址线。
A.4B.8C.16D.18
3.一个容量为512×1的静态RAM具有（）。
A.地址线9根，数据线1根B.地址线1根，数据线9根
C.地址线512根，数据线9根D.地址线9根，数据线512根
第十章：
1.石英晶体多谐振荡器的突出优点是（）。
A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭
2.TTL单定时器型号的最后几位数字为（）。
A.555B.556C.7555D.7556
3.CMOS双定时器型号的最后几位数字为（）。
A.555B.556C.7555D.7556
4.以下各电路中，（）可以产生脉冲定时。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.石英晶体多谐振荡器
5.用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为（）V。
A.3.33VB.5VC.6.66VD.10V
6.多谐振荡器可产生（）。
A.正弦波B.矩形脉冲C.三角波D.锯齿波
第十一章：
1.4位倒T型电阻网络DAC的电阻网络的电阻取值有（）种。
A.1B.2C.4D.8
2.将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称为（）。
A.采样B.量化C.保持D.编码
3.一个无符号8位数字量输入的DAC，其分辨率为（）。
A.1B.3C.4D.8
二、填空题（每题3分）
第一章：
1.（5.375）10＝（）2
（3D.4）16＝（）10＝（）8
2.（54.375）10＝（）2
（8F.4）16＝（）10＝（）8
3.（37.375）10＝（）2
（2C.4）16＝（）10＝（）8
第二章：
1.逻辑代数的基本运算有、和三种。
2.逻辑代数的三种基本定理是、和。
3.函数Y＝AB＋BC的最小项表达式为。
第六章：
1.数字电路按照是否有记忆功能通常可分为两类：
和。
2.欲设计七进制计数器，如果设计合理，采用同步二进制计数器，最少应使用个触发器。
3.欲设计一个37进制的计数器至少需要用片74LS160。
第七章：
1.某台计算机的内存储器设置有32位的地址线，16位并行数据输入/输出端，则它的最大存储量是。
2.若存储器的容量为512K×8位，则地址代码应取位。
3.一个容量为1024×8位的静态RAM有根地址线，根数据线。
第十一章：
1.和是衡量A/D转换器和D/A转换器性能优劣的主要标志。
2.权电阻网络D/A转换器的优点，缺点是。
3.在D/A转换器和A/D转换器中通常用和来描述转换精度。
三、化简题（每小题4分）
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
，给定约束条件为
。
11.
，给定约束条件为
。
12.
，给定约束条件为
。
四、综合题
第四章：
（每题7分）
1.分析下图电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。
2.分析下图电路的逻辑功能，写出Y1、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
3.分析下图电路，写出输出Z的逻辑函数式。
74HC151为8选1数据选择器，输出的逻辑函数式为
。
4.试画出用3线－8线译码器74HC138和门电路产生如下多输出逻辑函数的逻辑图。
5.试用4选1数据选择器74HC153产生逻辑函数
。
6.试用8选1数据选择器74HC151产生逻辑函数
。
第五章：
（每题8分）
1.在下图所示电路中，若
的电压波形如图中所示，试画出
和
端与之对应的电压波形。
假定触发器的初始状态为
。
2.已知脉冲触发JK触发器输入端J、K和CLK的电压波形如下图所示，试画出
和
端对应的电压波形。
假定触发器的初始状态为
。
3.已知CMOS边沿触发方式JK触发器各输入端的电压波形如下图所示，试画出
和
端对应的电压波形。
第六章：
1.分析下图计数器电路，说明这是多少进制的计数器。
画出该电路的状态转换图（按Q3Q2Q1Q0排列）。
2.分析下图计数器电路，说明这是多少进制的计数器。
画出该电路的状态转换图（按Q3Q2Q1Q0排列）。
3.试分析下图的计数器在M＝1和M＝0时各为几进制。
4.分析下图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并说明该电路能否自启动。
5.分析下图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并说明该电路能否自启动。
浙江工业大学/学年第一学期
《数字电路和数字逻辑》期终考试试卷A
姓名学号班级任课教师
题序
一
二
三
四
总评
记分
一、填空题（本大题共10小题，每空格1分，共10分）
请在每小题的空格中填上正确答案。
错填、不填均无分。
1．十进制数（68）10对应的二进制数等于；
2．描述组合逻辑电路逻辑功能的方法有真值表、逻辑函数、卡诺图、逻辑电路图、波形图和硬件描述语言（HDL）法等，其中描述法是基础且最直接。
3．
可以简化为。
4．图1所示逻辑电路对应的逻辑函数L等于。
图1图2
5．如图2所示，当输入C是（高电平，低电平）时，
。
6．两输入端TTL与非门的输出逻辑函数
，当A=B=1时，输出低电平且VZ=0.3V，当该与非门加上负载后，输出电压将（增大，减小）。
7．Moore型时序电路和Mealy型时序电路相比，型电路的抗干扰能力更强。
8．与同步时序电路相比，异步时序电路的最大缺陷是会产生状态。
9．JK触发器的功能有置0、置1、保持和。
10．现有容量为210×4位的SRAM2114，若要将其容量扩展成211×8位，则需要片这样的RAM。
二、选择题（本大题共10小题，每小题2分，共20分）
在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
11．十进制数（172）10对应的8421BCD编码是。
【】
A．（1111010）8421BCDB．（10111010）8421BCD
C．（000101110010）8421BCDD．（101110010）8421BCD
12．逻辑函数
包含个最小项。
【】
A．2B．3C．4D．5
13．设标准TTL与非门
的电源电压是+5V，不带负载时输出高电平电压值等于+3.6V，输出低电平电压值等于0.3V。
当输入端A、B电压值VA=0.3V，VB=3.6V和VA=VB=3.6V两种情况下，输出电压值VZ分别为。
【】
A．5V，5VB．3.6V，3.6V
C．3.6V，0.3VD．0.3V，3.6V
14．图3所示电路的输出逻辑函数
等于。
【】
A．ABCDB．AB+CD
C．
D．
图3图4
15．图4电路是由二进制译码器组成的逻辑电路，输出Z2等于。
【】
A．
B．
C．
D．
16．图5所示所示时序电路中，实现
的电路是。
【】
17．最能直观反映时序电路状态变化关系的是【】
A．逻辑电路图B．时序图C．状态真值表D．状态转移图
18．可以对脉冲波形整形的电路是（）。
【】
A．施密特触发器B．T触发器C．多谐振荡器D．译码器
19．同样分辨率和时钟脉冲下，并行比较型A/D转换器、逐次逼近型A/D转换器和双积分型A/D转换器中完成一次模数转换时间最长的是转换器。
【】
A．双积分型B．逐次逼近型C．并行比较型D．都一样
20．某十位D/A转换器满量程输出电压为5.115V，则当输入D=（010*******）2时，输出电压为（）伏。
【】
A．5.115VB．1.44VC．2.34VD．0.44V
三、分析题（本大题共6小题，21-26每小题6分，27小题12分，共48分）
21．已知逻辑函数Z（A,B,C,D）=∑m（0,2,3,7,8,9）+∑d（10,11,12,13,14,15），求逻辑函数Z的最简“与或”表达式。
22．分析图6所示电路输出Z的最简与或逻辑函数表达式。
图6
23．图7是用4选1数据选择器设计的一个逻辑电路，试写出输出逻辑函数Z的最简与或表达式。
表14选1数据选择器功能表
A1
A0
W
×
×
1
0
0
0
0
D0
0
1
0
D1
1
0
0
D2
1
1
0
D3
图7
24．设正边沿D触发器初态为0，试画出图8所示CP和输入信号作用下触发器Q端的波形。
图8
25．移位寄存器CC40194功能如表2所示。
设CC40194初态为Q3Q2Q1Q0＝0000，电路如图9，试画出十个以上CP脉冲作用下移位寄存器的状态转移图。
图9
表2CC40194功能表
输入
输出
S1
S0
DIR
DIL
CP
D0
D1
D2
D3
Q0
Q1
Q2
Q3
L
×
×
×
×
×
×
×
×
×
L
L
L
L
H
H
H
×
×
↑
d0
d1
d2
d3
d0
d1
d2
d3
H
L
L
×
×
×
×
×
×
×
Q0
Q1
Q2
Q3
H
L
H
A
×
↑
×
×
×
×
A
Q0
Q1
Q2
H
H
L
×
B
↑
×
×
×
×
Q1
Q2
Q3
B
26．CMOS集成定时器555组成的电路如图10所示，试问：
（1）说出电路的名称；
（2）画出vC和vO输出电压波形（设输入vI低电平宽度足够窄）。
图10
27．已知某同步时序电路如图11所示，试：
（1）分析电路的状态转移图，并要求给出详细分析过程。
（2）电路逻辑功能是什么，能否自启动？
（3）若计数脉冲fCP频率等于700Hz，从Q2端输出时的脉冲频率是多少?
图11
四、设计题（本大题共3小题，第28小题10分，第29小题12分，共22分）
28．如图12所示，为一工业用水容器示意图，图中虚线表示水位，A、B、C电极被水浸没时会有信号输出，试用与非门构成的电路来实现下述控制作用：
水面在A、B间，为正常状态，亮绿灯G；水面在B、C间或在A以上为异常状态，点亮黄灯Y；面在C以下为危险状态，点亮红灯R。
要求写出设计过程。
图12
29．某四位二进制加／减计数器的逻辑符号如图13（a）所示，功能表如表3所示。
（1）用该集成计数器和少量与非门计一个8421BCD编码的6进制加法计数器。
（2）分析图13（b）电路的逻辑功能，并画出完整的状态转移图。
（a）（b）
图13
表3
CP+
CP-
CR
D3
D2
D1
D0
Q3
Q2
Q1
Q0
×
×
1
×
×
×
×
×
0
0
0
0
↑
1
0
0
A
B
C
D
A
B
C
D
1
↑
0
0
A
B
C
D
A
B
C
D
↑
1
0
1
×
×
×
×
四位二进制加法计数
1
↑
0
1
×
×
×
×
四位二进制减法计数
↑
0
0
1
×
×
×
×
保持
0
↑
0
1
×
×
×
×
保持
数字电路与数字逻辑试卷A答案及评分参考
一、填空题（本大题共10小题，每空格1分，共10分）
1．（1000100）2
2．真值表
3．
4．L=（A+B）C
5．低电平。
6．增大
7．Moore
8．过渡
9．翻转
10．4
二、选择题（本大题共10小题，每小题2分，共20分）
11．C12．B13．C14．C15．B16．C17．D18．A19．A20．B
三、分析题（本大题共6小题，每小题6分，共36分）
21．解：
（1）卡诺图（3分）
简化结果：
（3分）
22．解：
（1）分析过程（4分）
A=1，
A=0，
（2）最简与或形式（2分）：
23．
（1）分析过程（4分）
（2）最简与或形式（2分）：
24．解：
（6分）
25．解：
（6分）
26．
（1）单稳触发电路（2分）
（2）波形（共4分，各2分）
27．解：
（1）各触发器驱动方程（3分）
FF0：
FF1：
FF2：
（2）状态真值表（6分）
Q2
Q1
Q0
J2K2
J1K1
J0K0
Q2n+1
Q1n+1
Q0n+1
0
0
0
0
1
0
0
1
1
0
0
1
0
0
1
0
1
1
1
1
1
0
1
0
0
1
0
0
1
0
0
1
1
0
1
1
0
1
1
1
1
1
1
1
1
1
0
0
1
0
0
0
1
0
1
1
1
0
0
1
1
0
1
0
1
1
1
1
1
0
1
0
1
1
0
0
1
0
1
0
1
0
0
0
1
1
1
1
1
1
1
0
1
0
0
0
（3）状态转移图（1分）
（4）4位加法计数，能自启动（1分）
（5）700Hz/4=175Hz（1分）
四、设计题（本大题共2小题，第28小题10分，第29小题12分，共22分）
28．解：
（1）真值表（4分）
A
B
C
G
Y
R
A
B
C
G
Y
R
0
0
0
0
0
1
1
0
0
×
×
×
0
0
1
0
1
0
1
0
1
×
×
×
0
1
0
×
×
×
1
1
0
×
×
×
0
1
1
1
0
0
1
1
1
0
1
0
（2）卡诺图化简（3分）
（3）逻辑图（3分）
29．解
（1）六进制加法计数器设计（6分）
（2）功能说明（3分）：
九进制减法计数器
状态转移图（3分）
升级会员 