计算机组成原理1.docx

计算机组成原理1.docx

《计算机组成原理1.docx》由会员分享，可在线阅读，更多相关《计算机组成原理1.docx（56页珍藏版）》请在冰豆网上搜索。

计算机组成原理1

作  业

1．第15题

下列关于寄存器间接寻址方式操作数所在位置的说法正确的是（   ）。

A.操作数在指令中

B.操作数在寄存器中

C.操作数地址在寄存器

D.操作数地址（主存）在指令中

标准答案：

C

您的答案：

题目分数：

2.0

此题得分：

0.0

2．第16题

程序计数器属于_______部分。

A.控制器

B.运算器

C.存储器

D.I/O接口

标准答案：

A

您的答案：

题目分数：

2.0

此题得分：

0.0

3．第17题

计算机操作的最基本时间单位是______。

A.时钟周期

B.指令周期

C.CPU周期

D.微指令周期

标准答案：

A

您的答案：

题目分数：

2.0

此题得分：

0.0

4．第24题

以下四种类型的二地址指令中，执行时间最短的是____。

A.RR型

B.RS型

C.SS型

D.SR型

标准答案：

A

您的答案：

题目分数：

2.0

此题得分：

0.0

5．第25题

在cache的下列映射方式中，无需考虑替换策略的是____。

A.全相联映射

B.组相联映射

C.段相联映射

D.直接映射

标准答案：

D

您的答案：

题目分数：

2.0

此题得分：

0.0

6．第26题

下列关于立即寻址方式操作数所在位置的说法正确的是____。

A.操作数在指令中

B.操作数在寄存器中

C.操作数地址在寄存器

D.操作数地址（主存）在指令中

标准答案：

A

您的答案：

题目分数：

2.0

此题得分：

0.0

7．第31题

下面磁盘存储器的技术指标与转速无关的是（   ）。

A.平均存取时间

B.平均等待时间

C.平均找道时间

D.数据传输率

标准答案：

C

您的答案：

题目分数：

2.0

此题得分：

0.0

8．第34题

下列____不属于浮点加法的流水段？

A.对阶

B.阶码相加

C.尾数加减

D.规格化及舍入处理

标准答案：

B

您的答案：

题目分数：

2.0

此题得分：

0.0

9．第38题

为了便于实现多级中断，保存现场信息最有效的方法是采用____。

A.通用寄存器

B.堆栈

C.存储器

D.外存

标准答案：

B

您的答案：

题目分数：

2.0

此题得分：

0.0

10．第39题

下面哪个标志触发器是CPU是否受理中断或者批准中断的标志____。

A.准备就绪的标志（RD）

B.允许中断触发器（EI）

C.中断请求触发器（IR）

D.中断屏蔽触发器（IM）

标准答案：

D

您的答案：

题目分数：

2.0

此题得分：

0.0

11．第1题

接口部件在它动态联结的两个功能部件间起着       和       的作用，以便实现彼此之间的信息传送。

标准答案：

缓冲器、转换器

您的答案：

题目分数：

2.0

此题得分：

0.0

12．第2题

若浮点数据格式中阶码的基数已确定，且尾数采用规格化表示法，则浮点数表示数的范围取决于浮点数         的位数，而精度则取决于          的位数。

标准答案：

阶码、尾数

您的答案：

题目分数：

2.0

此题得分：

0.0

13．第3题

用8位（含符号位）补码表示整数，能表示的最大正整数和最小负整数分别是           和           。

标准答案：

+127、-128

您的答案：

题目分数：

2.0

此题得分：

0.0

14．第4题

定点8位字长的字，采用补码形式表示8位的二进制整数，可表示的数范围为____。

标准答案：

-128-+127

您的答案：

题目分数：

2.0

此题得分：

0.0

15．第5题

CPU执行一段程序时，cache完成存取的次数为1800次，主存完成存取的次数为100,已知cache存取周期为50ns,主存为250ns,cache/主存系统的效率为    。

标准答案：

 82.6%

您的答案：

题目分数：

2.0

此题得分：

0.0

16．第6题

在相对寻址方式中，操作数的有效地址等于          的内容加上指令中的形式地址D。

标准答案：

程序计数器（或PC）

您的答案：

题目分数：

2.0

此题得分：

0.0

17．第7题

运算器的数据通路如下图所示，该运算器中存在多组相斥性的微操作，指出其中任意的两组：

________和__________。

标准答案：

R、L和V   ，  +、-和M   （或者R1->X,R2->X和R3->X；或者R1->Y,R2->Y和R3->Y；以上每组只写2个也给分）

您的答案：

题目分数：

2.0

此题得分：

0.0

18．第8题

对存储器的要求是容量大，速度快，成本低。

为了解决这方面的矛盾，计算机采用多级存储体系结构，即使用       。

标准答案：

高速缓冲存储器（cache）、主存储器和辅助存储器

您的答案：

题目分数：

2.0

此题得分：

0.0

19．第9题

主存有1024个数据块（B0～B1023），cache有16行（L0～L15），现采用2路组相联地址映射方式（每组2行），则第200号数据块可映射到cache的        行。

标准答案：

  0或者1  

您的答案：

题目分数：

2.0

此题得分：

0.0

20．第12题

在总线的三种集中式仲裁方式中，优先级固定的是_____；效率最高的是_____。

标准答案：

 链式查询方式  ，  独立请求方式  

您的答案：

题目分数：

2.0

此题得分：

0.0

21．第13题

通常存储器利用三组信号线与外部打交道，这三组信号线分别是        、        、数据线。

标准答案：

  地址线     ，   控制线     

您的答案：

题目分数：

2.0

此题得分：

0.0

22．第14题

如下图所示，这是一个二维中断系统，中断屏蔽触发器（im）标志为“1”时，表示cpu对该级的所有设备的中断请求进行屏蔽。

若cpu现执行设备c的中断服务程序，im2、im1、im0的状态__________；如果cpu执行设备h的中断服务程序，im2、im1、im0的状态是_________。

 ；

标准答案：

1、1、1   ， 0、0、1 

您的答案：

题目分数：

2.0

此题得分：

0.0

23．第21题

定点8位字长的字，采用移码形式表示8位的二进制整数，可表示的数范围为    。

标准答案：

-128~+127

您的答案：

题目分数：

2.0

此题得分：

0.0

24．第22题

在DMA控制器与CPU分时使用内存的三种方法中，_____________方法具有控制简单的优点，适用于数据传输率很高的设备进行成组传送，但在这种DMA传送过程中，CPU基本处于不工作状态，在外围设备传送两个数据的间隔中空闲出的许多存储周期不能被CPU利用。

标准答案：

停止CPU访问内存

您的答案：

题目分数：

2.0

此题得分：

0.0

25．第23题

假定用若干个1K´4位DARM芯片组成一个8K´8位存储器，总共需要______片DRAM芯片；地址线中需要______位作为芯片的选择。

标准答案：

16、3

您的答案：

题目分数：

2.0

此题得分：

0.0

26．第27题

 流水线中有三类数据相关冲突：

写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。

下面程序中存在       数据相关。

（有不止一个的情况下要都写出）

1）             I1   ，R2，R3；（R2）-（R3）→R1SUBR1

 2）             I2   ADDR1，R4，R1；（R4）+（R1）→R1

标准答案：

 写后读、写后写  

您的答案：

题目分数：

2.0

此题得分：

0.0

27．第30题

在DMA控制器与CPU分时使用内存的三种方法中，         方式不需要总线使用权的申请、建立和归还过程，对CPU而言，如透明玻璃一般，没有任何感觉或影响，因此又被称为“透明的DMA”，在这种方式下，CPU既不停止主程序的运行，也不进入等待状态，是一种高效的工作方式，但相应的硬件逻辑也更加复杂。

标准答案：

 DMA与CPU交替访内    

您的答案：

题目分数：

2.0

此题得分：

0.0

28．第32题

若x=01001011，y=10001011,则逻辑异运算xÅy=        。

标准答案：

11000000

您的答案：

题目分数：

2.0

此题得分：

0.0

29．第33题

某CPU微程序控制器控存容量为1024×48位，需要分别根据OP字段和ZF条件码进行分支转移，则P字段和后继地址字段应分别为2位和      位。

标准答案：

 10  

您的答案：

题目分数：

2.0

此题得分：

0.0

30．第40题

已知条件同上题，地址为（0B1F）16的存储单元所在DRAM芯片的所有存储单元中，最小地址是________。

标准答案：

（0800）16

您的答案：

题目分数：

2.0

此题得分：

0.0

31．第10题

存储器容量为32M字，字长64位，模块数m=8，分别用顺序方式和交叉方式进行组织。

存储周期T=100ns,数据总线宽度为64位，总线周期τ=20ns。

问顺序存储器和交叉存储器的带宽各是多少？

（取读出8个字为例进行计算）

标准答案：

解：

信息总量：

q=64位×8=512位

顺序存储器和交叉存储器读出8个字的时间分别是：

t2=mT=8×100ns=8×10-7（s）

t1=T+（m-1）max{T/m,τ}=100+7×20=2.4×10-7（s）

顺序存储器带宽是：

W2=q/t2=512÷（8×10）=64×107（位/S）

交叉存储器带宽是：

W1=q/t1=512÷（2.4×10）=213×107（位/S）

您的答案：

题目分数：

4.0

此题得分：

0.0

32．第11题

某采用交叉方式编址的存储器容量为64字，存储模块数为8，，每个模块8个字，起始地址为000000，存储周期为200ns，总线传送周期为50ns。

问：

1） 地址为101000的字在哪一个存储模块？

2）某程序需要连续读出地址为101000～101111的8个字，求所需的时间。

标准答案：

解：

1）根据地址的后三位000，可知在M0块

2）t=T+（m-1）max{T/m,τ}=200+7×50=550ns

您的答案：

题目分数：

4.0

此题得分：

0.0

33．第20题

CPU执行某段程序，其中在cache中完成存取的次数为6600次，在主存中完成存取的次数为400，已知cache和主存的存取周期分别为60ns、300ns，求cache的命中率（保留4位小数）和平均访问时间（保留2位小数）。

标准答案：

解:

1）cache的命中率h=Nc/（Nc+Nm）=6600/（6600+400）=0.9429

 2）平均访问时间ta=h*tc+（1-h）*tm=60*0.9429+300*0.0571=73.70ns

您的答案：

题目分数：

4.0

此题得分：

0.0

34．第28题

cpu执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200，已知cache存取周期为50ns，主存为250ns，求cache/主存系统的效率和平均访问时间。

标准答案：

解：

1）cache的命中率h=Nc/（Nc+Nm）=3800/（3800+200）=0.95

平均访问时间ta=h*tc+（1-h）*tm=50*0.95+250*0.05=60ns

2）cache/主存系统的效率e=tc/ta=50/60=83.3%

您的答案：

题目分数：

4.0

此题得分：

0.0

35．第35题

某指令流水线有取指（IF）、译码（ID）、执行（EX）、访存（MEM）和写回寄存器堆（WB）5个过程段，各功能段所用的时间分别为120ns、80ns、90ns、100ns和60ns。

今有40条指令流过此流水线，试求流水线的时钟周期和加速比（保留2位小数）。

标准答案：

解：

流水线的时钟周期T=max{120，80，90，100，60}=120ns

       加速比C=（40×（120+80+90+100+60））/（5+40-1）*120=3.41

您的答案：

题目分数：

4.0

此题得分：

0.0

36．第18题

什么叫“软件与硬件的逻辑等价性”，并举例说明。

标准答案：

随着大规模集成电路技术的发展和软件硬化的趋势，计算机系统的软、硬件界限已经变得模糊了。

任何操作可以由软件来实现，也可以由硬件来实现；任何指令的执行可以由硬件完成，也可以由软件来完成。

这就叫“软件与硬件的逻辑等价性”。

例如原来通过编制程序实现的整数乘除法指令，现在改为直接由硬件完成。

您的答案：

题目分数：

4.0

此题得分：

0.0

教师未批改

37．第19题

目前的计算机系统中通常所采用的多级存储器体系结构是什么？

并简述各级存储器承担的职能。

标准答案：

答：

目前的计算机系统中通常所采用的多级存储器体系结构是：

高速缓冲存储器（cache）、主存储器和外存储器。

各级存储器承担的职能各不相同。

其中cache主要强调快速存取，以便使存取速度和CPU的运算速度相匹配；外存储器主要强调大的存储容量，以满足计算机的大容量存储要求；主存储器介于cache与外存之间，要求选取适当的存储容量和存取周期，使它能容纳系统的核心软件和较多的用户程序。

您的答案：

题目分数：

4.0

此题得分：

0.0

教师未批改

38．第29题

简述DRAM存储器刷新操作的两种方式。

标准答案：

答：

刷新操作有两种刷新方式：

（1）集中式刷新：

DRAM利用一段固定时间，依次对存储器所有行逐行刷新一遍，在此期间停止对存储器的访问。

（2）分散式刷新：

每一行的刷新插入到正常的读/写周期之中，即每隔一段时间刷新一行，刷新时同样不准访问存储器。

您的答案：

题目分数：

4.0

此题得分：

0.0

教师未批改

39．第36题

集中式总线仲裁方式有哪三种，其特点是什么？

标准答案：

答：

（1）链式查询方式。

离中央仲裁器最近的设备具有最高优先权，离总线控制器越远，优先权越低。

优点是所需传输线少，便于更改和扩充；缺点是对询问链的电路故障很敏感，优先级固定。

（2）计数器定时查询方式。

计数器的初值也可用程序来设置，这可以方便地改变优先次序，但这种灵活性是以增加线数为代价的。

优先次序可灵活变动。

（3）独立请求方式。

响应速度快，对优先次序的控制灵活。

当然，这种灵活性同样是以增加更多的线数为代价的。

您的答案：

题目分数：

4.0

此题得分：

0.0

教师未批改

40．第37题

什么是溢出？

简述双符号位的判溢出方法。

标准答案：

答：

在运算过程中出现大于字长绝对值得现象，称为“溢出”。

双符号位的判溢出是用模4补码扩大表数范围，使运算结果-1≤A+B<1时，小数点左边两位的状态总是相同的。

当运算结果A+B<-1或A+B≥1时，小数点左边两位的状态为S'nSn=10或01，此时为溢出的情况。

您的答案：

题目分数：

4.0

此题得分：

0.0

教师未批改

作  业

1．第1题

下面哪个标志触发器是CPU是否受理中断或者批准中断的标志____。

A.准备就绪的标志（RD）

B.允许中断触发器（EI）

C.中断请求触发器（IR）

D.中断屏蔽触发器（IM）

标准答案：

D

您的答案：

题目分数：

2.0

此题得分：

0.0

2．第5题

计算机操作的最基本时间单位是______。

A.时钟周期

B.指令周期

C.CPU周期

D.微指令周期

标准答案：

A

您的答案：

题目分数：

2.0

此题得分：

0.0

3．第8题

存储器的刷新操作有集中式刷新和分散式刷新两种方式，后者把每一行的刷新插入到正常的读/写周期之中。

现有一128K*8位的DRAM芯片，其存储体结构中，每行256*8个存储元，采用分散式刷新，如下图所示，如存储器读/写周期为0.5μs，单元刷新间隔不超过8ms，其平均行刷新时间t=      μs。

（取最接近计算值的0.5μs的整数倍）

A.8

B.15.5

C.31

D.62.5

标准答案：

B

您的答案：

题目分数：

2.0

此题得分：

0.0

4．第12题

cpu在每个______周期后响应dma请求。

A.时钟

B.指令

C.存储

D.总线

标准答案：

B

您的答案：

题目分数：

2.0

此题得分：

0.0

5．第16题

在cache的下列映射方式中，无需考虑替换策略的是____。

A.全相联映射

B.组相联映射

C.段相联映射

D.直接映射

标准答案：

D

您的答案：

题目分数：

2.0

此题得分：

0.0

6．第20题

某cpu微程序控制器控存容量为256×20位，分别根据op字段、zf条件码和c条件码进行分支转移，op字段有4位，则p字段和后继地址字段应分别为____位。

A.3和8

B.6和9

C.3和9

D.6和8

标准答案：

A

您的答案：

题目分数：

2.0

此题得分：

0.0

7．第31题

下列关于直接寻址方式操作数所在位置的说法正确的是____。

A.操作数在指令中

B.操作数在寄存器中

C.操作数在内存中

D.操作数地址在内存中

标准答案：

C

您的答案：

题目分数：

2.0

此题得分：

0.0

8．第32题

为了便于实现多级中断，保存现场信息最有效的方法是采用____。

A.通用寄存器

B.堆栈

C.存储器

D.外存

标准答案：

B

您的答案：

题目分数：

2.0

此题得分：

0.0

9．第34题

通用寄存器属于____部分。

A.运算器

B.控制器

C.存储器

D.I/O接口

标准答案：

A

您的答案：

题目分数：

2.0

此题得分：

0.0

10．第35题

下列关于立即寻址方式操作数所在位置的说法正确的是____。

A.操作数在指令中

B.操作数在寄存器中

C.操作数地址在寄存器

D.操作数地址（主存）在指令中

标准答案：

A

您的答案：

题目分数：

2.0

此题得分：

0.0

11．第2题

CPU从主存取出一条指令并执行该指令的时间叫做指令周期，它常常用若干个        来表示，而后者又包含有若干个时钟周期。

标准答案：

CPU周期（或机器周期）

您的答案：

题目分数：

2.0

此题得分：

0.0

12．第3题

在DMA控制器与CPU分时使用内存的三种方法中，         方式不需要总线使用权的申请、建立和归还过程，对CPU而言，如透明玻璃一般，没有任何感觉或影响，因此又被称为“透明的DMA”，在这种方式下，CPU既不停止主程序的运行，也不进入等待状态，是一种高效的工作方式，但相应的硬件逻辑也更加复杂。

标准答案：

 DMA与CPU交替访内    

您的答案：

题目分数：

2.0

此题得分：

0.0

13．第4题

对存储器的要求是容量大，速度快，成本低。

为了解决这方面的矛盾，计算机采用多级存储体系结构，即使用       。

标准答案：

高速缓冲存储器（cache）、主存储器和辅助存储器

您的答案：

题目分数：

2.0

此题得分：

0.0

14．第6题

若x=01001011，y=10001011,则逻辑乘运算x·y=        。

标准答案：

00001011

您的答案：

题目分数：

2.0

此题得分：

0.0

15．第7题

 DMA采用三种传送方式：

即：

停止CPU访问内存方式、        方式和DMA与CPU交替访内方式。

标准答案：

_周期挪用

您的答案：

题目分数：

2.0

此题得分：

0.0

16．第9题

DMA采用三种传送方式：

即：

                方式、周期挪用方式和                  方式。

标准答案：

_停止CPU访问内存，__DMA与CPU交替访内

您的答案：

题目分数：

2.0

此题得分：

0.0

17．第13题

在浮点数运算时，尾数结果要规格化，则规格化的补码负尾数应为形如           的形式。

标准答案：

1.0×××

您的答案：

题目分数：

2.0

此题得分：

0.0

18．第14题

DRAM需要进行定期的刷新，其刷新操作有        和          两种方式，前者会导致CPU在较长一段时间内不能访存。

标准答案：

集中式刷新、分散式刷新

您的答案：

题目分数：

2.0

此题得分：

0.0

19．第15题

菊花链式查询方式的主要缺点是，离中央仲裁器越远的设备，获得总线控制权的几率就越           。

标准答案：

低

您的答案：

题目分数：

2.0

此题得分：

0.0

20．第17题

接口部件在它动态联结的两个功能部件间起着       和       的作用，以便实现彼此之间的信息传送。

标准答案：

缓冲器、转换器

您的答案：

题目分数：

2.0

此题得分：

0.0

21．第18题

在相对寻址方式中，操作数的有效地址等于          的内容加上指令中的形式地址D。

标准答案：

程序计数器（或PC）

您的答案：

题目分数：

2.0

此题得分：

0.0

22．第19题

主存有1024个数据块（B0～B1023），cache有8行（L0～L7），现采用全相联的地址映射方式，则第200号数据块可映射到cache的   行。

标准答案：

所有的 

您的答案：

题目分数：

2.0

此题得分：

0.0

23．第21题

主存有1024个数据块（B0～B1023），cache有16行（L0～L15），现采用2路组相联地址映射方式（每组2行），则第200号数据块可映射到cache的        行。

标准答案：

  0或者1  

您的答案：

题目分数：

2.0

此题得分：

0.0

24．第27题

计算机系统是一个由硬件、软件组成的多级层次结构，它通常由     、      、操作系统级、汇编语言级和高级语言级组成。

标准答案：

微程序设计级、一般机器级

您的答案：

题目分数：

2.0

此题得