SHUDIAN复习题总汇.docx
《SHUDIAN复习题总汇.docx》由会员分享，可在线阅读，更多相关《SHUDIAN复习题总汇.docx（17页珍藏版）》请在冰豆网上搜索。
SHUDIAN复习题总汇
填空题
1.处理数字信号的电路叫，数字信号在大小和时间上是。
2.十进制数（45）10转换为十六进制数为，转换为二进制数为。
3.D/A转换器的转换精度通常用和来描述。
4.逻辑代数的三个运算规则是对偶规则，和。
5.单稳态触发器可用来和。
6.触发器按其逻辑功能分类，具有置0、置1和保持功能的触发器称为触发器，仅具有置0、置1功能的触发器称为触发器。
7.对26个编码对象进行二进制编码，最少需要位二进制代码，逻辑函数中任意两个最小项的乘积为。
8.异或门的两个输入相同时输出为电平，两个输入不同时输出为电平。
9.A/D转换器把信号转换为。
10.一个RAM芯片,有21根地址线和4根数据输出位线。
其容量为，要使位线增加二倍，字数不变，需要个RAM芯片。
1.三态门的输出状态有高电平，和三种状态。
2.A/D转换器中常见的类型有直接转换型、和几种类型。
3.组合逻辑函数的化简方法有和。
4.施密特触发器具有个稳定状态，个暂稳态。
5.触发器按其逻辑功能分类，具有置0、置1功能的触发器称为。
只有翻转功能的触发器称为触发器。
6.描述触发器逻辑功能的方法有特征方程、、波形图、等。
7.时序逻辑电路的输出不但与有关，而且和有关。
8.ROM存储器只能信息，不能信息。
9.石英晶体构成的多谐振荡器产生的矩形波频率稳定性，但频率。
10．（1101011）2对应的十进制数是，对应的十六进制数是。
1、按照是否有记忆功能，数字电路可分为和两大类。
2、（8F）16=（）2=（）10。
3、如果对键盘上108个符号进行二进制编码，则至少要位二进制数码；一个10位地址码、8位输出的ROM，其存储容量为。
4、时序逻辑电路的输出不仅取决于电路的状态，而且还与电路的状态有关。
5、在A/D转换器中，转换速度最快，一个8位D/A转换器的分辩率是。
6、JK触发器的特征方程为，J=0、K=1时，触发器状态为__。
7、
CMOS电路的电源电压为V，TTL电路的电源电压为V。
8、基本RS触发器如图所示，X被称___端;Y被称__端。
9、半导体存储器按存取功能分为存储器和存储器。
10、利用中规模集成计数器构成任意进制计算器的方法有、和级联复位法。
1.八进制数（34.）10，的等值的二进制数为，等值的十六进制数为。
2.OC门的输出端可并联使用，实现功能；三态门可用来实现。
3.逻辑代数的三种基本运算是：
▁▁▁▁▁，▁▁▁▁▁和▁▁▁▁▁。
4.D/A转换器的数码位数越多，转换精度越。
5.按逻辑功能的不同特点，数字电路可分为和两大类。
6.T触发器具有和逻辑功能。
7.利用中规模集成计数器构成任意进制计算器（M＜N）的方法有、法。
8.构成1024ⅹ16位的存储器具有条地址线，条位线。
9.一个4选1的数据选择器，应具有个地址输入端个数据输入端。
10.一般ADC的转换过程由取样、、量化和4个步骤来完成。
单选题
1.（01101000）8421BCD码,所对应的十进制数是（）。
A）68B）38
C）105D）24
2.在下列逻辑运算中，错误的是（）。
A）若A=B，则AB=AB）若1+A=B，则1+A+AB=A+B
C）若A=B，则A+B=AD）都正确
3.异或门L=A⊕B两输入端A、B中,A=0,则输出端L为（）。
A）AB）B
C）B′D）0
4.输出具有两个稳定状态的电路器件是（）。
A）单稳态电路B）施密特触发器
C）多谐振荡器D）三态门电路
5.引起组合逻辑电路中竟争与冒险的原因是（）。
A）逻辑关系错B）干扰信号
C）各输入变量经电路延时不同D）电源不稳定
6.下列各种门电路中可以将输出端并联使用的是（）。
A）具有推拉式输出级的TTL电路B）互补输出结构的CMOS门
C）TTL电路的ＯＣ门D）普通门电路
7.设计一个8421BCD码计数器，则至少需要的触发器（）个。
A）1B）3
C）4D）5
8.5个D触发器构成计数器，其计数长度为（）。
A）5B）10
C）25D）32
9.下列触发器中具有约束条件的触发器是（）。
A）维持阻塞D触发器B）钟控RS触发器
C）主从JK触发器D）边沿D触发器
10.在逻辑函数的卡诺图化简中，若被合并（画圈所包含）的最小项个数越多，则说明化简后（）。
A）乘积项个数越少B）实现该功能的门电路少
C）该乘积项含因子少D）乘积项个数越多
1．（011001010010.00010110）8421BCD所对应的十进制数为（）。
A）（652.16）10B）（1618.13）10
C）（652.13）10D）（1618.06）10
2.或门L=A+B两输入端A、B中,A=1,则输出端L为（）。
A）0B）BC）B′D）1
3.逻辑函数F=A⊕B，当A=0时，F=（）。
A）BB）A
C）A⊕BD）AB+A′B′
4.时序逻辑电路的特点是（）。
A）必须含有记忆元件B）输出、输入间没有反馈通路
C）电路输出与以前状态无关D）全部由门电路组成
5.下列触发器中具有延迟输出特性的触发器是（）。
A）维持阻塞D触发器B）主从RS触发器
C）电位触发的RS触发器D）边沿D触发器
6.设计一个十六进制计数器，则至少需要触发器数目为（）。
A）1B）3C）4D）5
7.在A/D转换器中速度最慢的转换器是（）。
A）并联比较型A/D转换器B）逐次逼近型A/D转换器
C）双积分型A/D转换器D）计数器型A/D转换器
8.下列各种门电路中可以将输出端可以并联使用的是（）。
A）具有推拉式输出级的TTL电路B）互补输出结构的CMOS门
C）CMOS电路的OD门D）普通与非门
9.下列图一TTL门电路输出低电平的是（）。
图一
10．用容量为256K×8位的存储器，其地址码的条数为（）
A）18B）20
C）19D）21
1、逻辑数F=A
+A
+B
，当变量的取值为（）时，将出现冒险现象。
A）B=C=1B）B=C=0C）A=1，C=0D）A=0，B=0
2、逻辑表达式A+BC=（）
A）A+BB）A+CC）（A+B）（A+C）D）B+C
3、Y=AB+C的反演式为（）
A）
B）
C）
；D）
；
4、二进制译码器中，若输入由4为代码，则输出有（）个信号。
A）2B）4C）8D）16
5、最小项
的逻辑相邻最小项是（）。
A）
B）
C）
D）
6、同步时序电路和异步时序电路比较，其差异在于后者（）
A）没有稳定状态B）没有统一的时钟脉冲控制
C）没有触发器D）输出只与内部状态有关
7、为构成4096×8位的RAM，需要（）片1024×1的RAM扩展实现。
A）32B）12C）8D）4
8、下列器件中，（）最适宜用作定时器和延时器使用。
A）555定时器构成的多谐振荡器B）压控振荡器
C）555定时器构成的施密特触发器D）555定时器构成的单稳态触发器
9、以下电路中可以实现“线与”功能的有（）
A）与非门B）三态输出门C）或非门D）漏极开路门
10、8位移位寄存器串行输入经（）个脉冲后，8位代码全部移入寄存器中。
A）1B）2C）4D）8
1.（01101000）8421BCD码,所对应的十进制数是（）
A.68B.38
C.105D.24
2．最小项
的逻辑相邻项是＿＿＿＿。
A、ABCDB、
C、
D、
3.若将一个TTL异或门（设输入端为A、B）当作反相器使用，则AB端应（）连接。
AA或B中有一个接高电平1；B.A或B中有一个接低电平0；
C．A和B并联使用；D.不能实现。
4.下列电路中属于组合电路的器件是（）‘
A．计数器B.触发器
C．寄存器D.译码器
5.L=AB+C的对偶式为（）
AA+BCB.（A+B）CC.A+B+CD.ABC
6.半导体存储器按功能分为两大类，即（）
A．ROM和EPROMB.随机存贮器和ROM
C．静态随机存贮器和动态随机存贮器D.ROM和电擦写存储器
7.在A/D转换器中速度最低的转换器是（）
A．并联比较型A/D转换器B.逐次逼近型A/D转换器
C．双积分型A/D转换器
8.指出下列电路中能够把串行数据变成并行数据的电路应该是（）。
A.JK触发器B.3—8线译码器
C.移位寄存器D.十进制计数器
9.T触发器当，T=1时，触发器实现（）功能。
A）置1B）置0C）计数D）保持
10.一个16选1的数据选择器，其地址输入端应有（）个
A.1个B.2个C..3个D.4个
分析题
1.化简画图题（卡诺图）
①F（A,B,C）=∑m（0,4,5）
②设下降沿T触发器的初始状态为0，CP、T信号如图一所示，试画出Q端的波形。
假设初始状态皆为0。
图一
2.分析图二所示电路的逻辑功能，写出表达式、列真值表、描述功能。
图二
3.分析由555集成定时器组成的电路的功能。
输入信号的波形如图三所示。
①试说明该电路是何种应用电路（单稳态触发器、多谐振荡器、施密特触发器）；
②画出输出电压u0的波形。
图三
4.试分析图四所示逻辑电路功能
①写出电路的驱动方程、状态方程；
②画出时序图；
③说明电路的逻辑功能。
图四
1.①画出图二所示触发器输出Q的波形，假设Q的初始状态为0状态。
（5分）
图二
②化简题F=AC+BC′+A′C′+A′BC（5分）
2.说明图三中555组成电路的功能，若R=10K，C1=1uF，（10分）
①说明电路的功能；（3分）
②计算输出脉冲持续的时间；（3分）
③画出输出波形。
（4分）
图三
3.分析图四所示组合电路，74LS138为三线-八线译码器。
（10分）
①写出输出Z1Z2逻辑表达式；（4分）
②分析图四所示组合电路逻辑功能。
（6分）
图四
4.分析图五所示时序电路逻辑功能。
（10分）
要求：
①写出时钟方程、画出时序图；假设初始状态Q1,Q2,Q3均为0状态。
（6分）
②说明该电路的作用。
（4分）
图五
1、化简题（卡诺图法）（共4分）
2、请画出题图电路的Q0、Q1的输出波形，假设初始状态皆为0。
（4分）
3、已知用3线-8线译码器74LS138构成的逻辑电路如下图所示，试写出Y1、Y2的逻辑表达式，列出真值表，并分析该电路的逻辑功能。
（6分）
4、分析所示的同步时序逻辑电路.写出驱动方程、状态方程、输出方程，画出其状态转换图，说明电路有何特点，并判断电路能否自启动。
（8分）
5、试说明如图所示的用555定时器构成的电路功能，并画出其输出波形。
（8分）
1.化简题（卡诺图法）（5分）
.F（A,B,C,D）=∑m（0,2,4,5,6,7,12）+∑d（8,10）
2、电路如图所示，请画出在输入信号作用下，对应的输出Q的波形。
（设触发器均为边沿触发器，且初态为0。
（5分）
3、分析下图所示电路，写出其真值表和最简表达式。
（10分）
图2
4、分析下图所示电路的功能，写出驱动方程、状态方程、状态图。
（10分）
5．如下图所示电路（共10分），
（1）说明下图电路的功能（2分）
（2）画出Uc，Uo的工作波形。
（5分）
（3）若R1=R2=20K，C1=0.1
，计算输出信号的频率。
（3分）
Uc
设计题
1.试用同步四位二进制加法计数器芯片74160设计一个同步七进制的计数器，要求电路工作比较稳定，允许附加必要的门电路。
用置零法实现，画出电路的状态转换图、电路设计图。
图五
2.设计一个一位数的全加器，用门电路实现。
1.设计一个三位二进制数的奇数判别电路。
（用图六所示三八译码器实现）（10分）
要求：
列出真值表，写出表达式，画出逻辑图。
图六
2．试用两片同步十进制计数器74160（图七所示）接成24进制计数器。
要求用同步置数功能实现。
（10分）
图七
74161功能表
1、试用同步四位二进制加法计数器芯片74161设计一个十三进制的计数器，要求电路工作比较稳定，允许附加必要的门电路，分别用置数法，置零法实现，画出电路设计图。
（10分）
CP
EPET
工作状态
×
0
×
××
置零
1
0
××
预置数
×
1
1
01
保持
×
1
1
×0
保持（C=0）
1
1
11
计数
2、设计用3个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都控制电灯由亮变灭或由灭变亮。
要求用数据选择器来实现。
（10分）
3、画出用4线-16线译码器74LS154和门电路产生如下多输出逻辑函数的逻辑图。
（10分）
1、设计一个能够实现多个组合逻辑函数的逻辑电路,要求用74LS138和辅助逻辑门来实现。
（10分）
2．用中规模集成计数器74LS160构成初始状态为0010的七进制计数器。
画出状态转换图，电路设计图（10分）
升级会员 