嵌入式复习.docx
《嵌入式复习.docx》由会员分享，可在线阅读，更多相关《嵌入式复习.docx（20页珍藏版）》请在冰豆网上搜索。
嵌入式复习
Chapter1
嵌入式系统的两种定义:
1.根据美国电气与电子工程师学会（IEEE：
InstituteofElectricalandElectronicsEngineers）的定义，嵌入式系统是用于控制、监视或辅助操作机器和设备的装置
2.一般认为嵌入式系统是以应用为中心，以计算机技术为基础，并且软/硬件可裁剪，可满足应用系统对功能、可靠性、成本、体积和功耗有严格要求的专用计算机系统。
与通用计算机系统相比，嵌入式系统具有以下几个重要特征：
通常是面向特定应用的。
具有功耗低、体积小、集成度高等特点。
嵌入式系统与具体应用有机地结合在一起，升级换代也是同步地进行。
实时操作系统支持。
嵌入式系统中的软件一般都固化在存储器芯片中。
专门开发工具的支持。
嵌入式微处理器是嵌入式系统的核心。
由于嵌入式系统通常应用于比较恶劣的工作环境中，因此嵌入式微处理器在工作温度、电磁兼容性及可靠性要求方面比通用的标准微处理器要高。
嵌入式微处理器可按数据总线宽度划分为8位、16位、32位和64位等不同类型，目前比较流行的有PowerPC、MC68000、MIPS、ARM等。
哈佛（Harvard）结构的主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址、独立访问。
冯·诺依曼结构的计算机由CPU和存储器构成，其程序和数据共用一个存储空间，程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置；采用单一的地址及数据总线，程序指令和数据的宽度相同。
哈佛结构是一种将程序指令储存和数据储存分开的存储器结构。
与冯.诺曼结构处理器比较，哈佛结构处理器有两个明显的特点：
1、使用两个独立的存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存；
2、使用独立的两条总线，分别作为CPU与每个存储器之间的专用通信路径，而这两条总线之间毫无关联。
CISC
计算机的指令系统比较丰富，有专用指令来完成特定的功能。
因此，处理特殊任务效率较高。
统计表明，大概有20%的比较简单的指令被反复使用，使用量约占整个程序的80%；而有80%左右的指令则很少使用，其使用量约占整个程序的20%，即指令的2/8规律。
CISC：
–优点：
指令越多功能越强，强调代码效率，容易和高级语言接轨。
可以对存储器直接操作，实现从存储器到存储器的数据转移
–缺点：
指令太多不易记忆；CPU内部结构复杂造成频率不高；指令执行速度慢。
精简指令集计算机（ReducedInstructionSetComputer，RISC）
–优点：
指令少容易记忆，尽量将操作码和操作数用1个16位数或32位数表示，指令整齐。
CPU时钟频率可以做得很高，指令执行速度快。
–缺点：
同样功能的程序，产生的代码量比较大；不能对存储器直接访问，不能实现存储器到存储器的数据转移。
嵌入式操作系统除了具备一般操作系统的最基本特点外，还具有以下特点：
强稳定性，弱交互性。
较强的实时性。
可伸缩性。
嵌入式系统具有开放、可伸缩性的体系结构。
外围硬件接口的统一性。
国际上常用的嵌入式操作系统有40种左右。
目前，使用最多的嵌入式操作系统有：
Linux、WindowsCE、μC/OS-Ⅱ、PalmOS和VxWorks等。
Chapter4
正常模式：
在正常模式下，所有外围设备和基本模块包括电源管理模块、CPU核、总线控制器、存储控制器、中断控制器、DMA和外部控制单元都在运行。
但每一个外围设备的时钟,不包含基本模块，都可以通过软件控制运行或停止，以便降低功耗。
空闲模式：
在空闲模式下，停止供给CPU核时钟，但总线控制器、存储控制器、中断控制器和电源管理模块仍然供给时钟。
要退出空闲模式，需要激活EINT[23:
0]，或者RTC中断，或其它中断。
低速模式：
即无PLL模式，在低速模式下，通过低速时钟频率来达到降低功耗。
此时PLL不参与时钟电路，FCLK是外部输入时钟（XTlPll或EXTCLK）的一个n分频，分频比率是由两个控制寄存器CLKSLOW和CLKDIVN的SLOW_VAL值来决定的。
休眠模式：
休眠模式下，模块断开内部电源连接，除了唤醒逻辑。
休眠模式有效的前提是系统需要两套独立的电源，其中一套给唤醒逻辑供电，另一套则给其他设备包括CPU供电,并且电源上电可控制。
在休眠模式，给CPU和内部逻辑供电的第二套电源被关闭。
可以由EINT[15:
0]或通过预设系统启动时间的中断将系统从休眠模式下唤醒。
休眠模式
进入休眠模式的过程如下：
☐设置GPIO配置寄存器，使GPIO工作在休眠模式下。
☐屏蔽INTMSK寄存器中所有中断。
☐设置唤醒源，包括RTC中断。
☐设置USB为挂起模式（MISCCR[13:
12]=11b）。
☐存重要的值到GSTATUS[4:
3]寄存器中，在休眠模式下这些寄存器的值维持不变。
☐设置MISCCR[1:
0]，为数据总线D[31:
0]设置上拉电阻。
如果已经存在外部总线缓冲器，如74LVCH162245，则关闭上拉电阻，否则打开上拉电阻。
☐将LCDCON1.ENVID位清0，停止LCD。
☐读rREFRESH和rCLKCON来填充TLB。
☐通过设置REFRESH[22]为1b，使SDRAM进入自动刷新模式。
☐等待直到SDRAM自动刷新模式生效。
☐设置MISCCR[19:
17]为111b，使SDRAM信号（SCLK0，SCLK1和SCKE）在休眠模式下受到保护。
☐设置CLKCON寄存器中的休眠模式位，使系统进入休眠状态。
从休眠模式下的唤醒过程如下：
☐如果唤醒源中的一个产生唤醒信号,将引发内部复位信号。
☐检查GSTATUS2[2]来判断是否是因为休眠唤醒而产生的系统上电。
☐通过设置MISCCR[19:
17]为000b来释放对SDRAM信号的保护。
☐配置SDRAM存储控制器。
☐等待SDRAM自动刷新的结束。
GSTATUS[3:
4]中保存着休眠前的值，这个值是用户自定义的，唤醒后用户仍然可以使用这个值。
设置GPIO配置寄存器，使GPIO工作在休眠模式下
Chapter5
NORFLASH和NANDFLASH
⏹NOR和NAND是现在市场上两种主要的非易失闪存技术。
⏹NORFlash的读取速度比NANDFlash稍快一些，NANDFlash的擦除和写入速度比NORFlash快。
⏹NORFlash带有SRAM接口，NANDFlash器件使用复杂的I/O口来串行的存取数据，。
⏹NANDFlash结构可以在给定的尺寸内提供更高的存储容量。
⏹NANDFlash中每个块的最大擦写次数是一百万次，而NORFlash的擦写次数是十万次。
NANDFlash简介：
⏹以页为单位进行读和编程操作，以块为单位进行擦除操作。
⏹数据、地址采用同一总线。
实现串行读取。
随机读取速度慢且不能按字节随机编程。
⏹芯片尺寸小、引脚少，是位成本最低的固态存储器。
⏹芯片包含有失效块。
失效块不会影响有效块的性能，但设计者需要将失效块在地址映像表中屏蔽起来。
⏹
存储器接口方式：
⏹SRAM型的全地址/数据总线接口：
这种类型的地址线数目和片内存储单元数一一对应，接口比较简单。
拥有此类接口的存储器有SRAM、EPROM、EEPROM、NorFlash等。
⏹DRAM型动态存储器接口：
存储单元需要定期地刷新。
CPU与其接口的信号线除了有与SRAM相同的信号线外，还有RAS（行地址选择）信号线和CAS（列地址选择）信号线。
一般和具有动态存储器控制器的CPU相连接。
拥有此类接口的存储器有DRAM、SDRAM、DDRSDRAM等。
⏹串行存储器接口：
与CPU以串行的方式传送地址和数据，传送速度相对较慢，多用于嵌入式系统的辅助存储器。
拥有此类接口的存储器有NorFlash、串行EEPROM、串行SRAM等。
高速缓存机制（CACHE）：
❑高速缓存控制器是微处理器用于控制访问高速缓存及主存系统的桥梁，它处于微处理器和高速缓存及主存系统之间
❑用于解决主存访问速度与CPU处理速度不相匹配的一种部件（由集成于CPU芯片中的专门的高速存取电路实现）。
❑或用于解决辅存访问速度与CPU处理速度不相匹配的一种部件（由主存的一部分实现）。
❑需要解决缓存内容与原内容不一致的问题
Chapter6
中断是指计算机在执行某一程序的过程中,由于计算机系统内、外的某种原因,而必须中止原程序的执行,转去执行相应的处理程序,待处理结束之后,再回来继续执行被中止的原程序的过程。
中断的优点
a.中断可以解决快速的CPU与慢速的外设之间的矛盾，使CPU和外设同时工作。
b.在实时控制中，现场的各种参数、信息均随时间和现场而变化。
c.针对难以预料的情况或故障，如掉电、存储出错、运算溢出等，可通过中断系统由故障源向CPU发出中断请求，再由CPU转到相应的故障处理程序进行处理。
中断源：
是指在计算机系统中可以向CPU发出中断请求的来源。
通常有I/O设备、实时控制系统中的随机参数和信息故障源等。
中断向量
⏹当微处理器响应中断后，要求中断源提供一个地址信息，该地址信息称为中断向量（或中断矢量），微处理器根据这个中断向量转移到该中断源的中断服务程序处执行
❑固定中断向量
各个中断源的中断服务入口地址是固定不变的，由微处理器设计时已经确定，系统设计者不能改变。
多数单片机系统的中断即是如此。
❑可变中断向量
中断服务程序的入口地址不是固定不变的，系统设计者可以根据自己的需要进行设置。
优点：
设计比较灵活，用户可根据需要设定中断向量表在主存中的位置。
缺点：
中断响应速度较慢。
中断优先级：
多数微处理器系统中都有多个中断源，为使系统能及时响应并处理发生的所有中断，系统根据引起中断事件的重要性和紧迫程度，硬件将中断源分为若干个级别，称作中断优先级
中断优先级及中断嵌套
在使用中断嵌套时应特别注意堆栈深度，堆栈深度不够时，将导致中断返回错误，不能返回到原来的断点。
中断响应的一般过程
⏹
（1）在每条指令结束后,系统都自动检测中断请求信号,如果有中断请求，且CPU处于开中断状态下,则响应中断。
⏹
（2）保护现场,在保护现场前,一般要关中断,以防止现场被破坏。
保护现场是用堆栈指令将原程序中用到的寄存器推入堆栈。
⏹（3）中断服务,即为相应的中断源服务。
⏹（4）恢复现场,用堆栈指令将保护在堆栈中的数据弹出来,在恢复现场前要关中断,以防止现场被破坏。
在恢复现场后应及时开中断。
⏹（5）返回,此时CPU将推入到堆栈的断点地址弹回到程序计数器,从而使CPU继续执行刚才被中断的程序。
⏹S3C2410芯片中的定时部件有多个，不同的定时部件有不同的应用。
主要分为以下三部分
⏹定时器及PWM
⏹看门狗定时器
⏹实时钟RTC
PWM（脉宽调制）概念：
PWM（脉宽调制）：
就是只对一方波序列信号的占空比按照要求进行调制，而不改变方波信号的其它参数，即不改变幅度和周期，因此脉宽调制信号的产生和传输，都是数字式的。
用脉宽调制技术可以实现模拟信号：
如果调制信号的频率远远大于信号接受者的分辨率，则接收者获得的是信号的平均效果，不能感知数字信号的0和1，其信号大小的平均值与信号的占空比有关，信号的占空比越大，平均信号越强，其平均值与占空比成正比。
只要带宽足够（频率足够高或周期足够短），任何模拟信号都可以使用PWM来实现。
PWM技术的应用：
借助于微处理器，使用脉宽调制方法实现模拟信号是一种非常有效的技术，广泛应用在从测量、通信到功率控制与变换的许多领域中。
看门狗定时器：
⏹当系统程序出现功能错乱，引起系统程序死循环时，看门狗定时器产生一个具有一定时间宽度的复位信号，迫使系统复位，恢复系统正常运行。
恢复系统程序的正常运行。
⏹S3C2410芯片的看门狗定时器有两种工作模式
❑带中断请求信号的常规时隙定时器
❑产生内部复位信号的定时器
RTC
⏹主要特点有：
⏹年、月、日、时、分、秒、星期等信息采用BCD码表示。
⏹闰年发生器。
⏹具有报警功能，能提供报警中断或者系统在节电模式下的唤醒。
⏹具有独立的电源引脚（RTCVDD）。
⏹支持RTOS内核时间片所需的毫秒计时中断。
⏹进位复位功能。
Chapter7
DMA概述
⏹DMA技术是一种高速的数据传输方式，允许在外部设备和存储器之间、存储器与存储器之间等直接传输数据
⏹DMA方式传输特点
❑中断方式下，CPU需要执行多条指令，占用一定的时间；而DMA传送1个字节只占用CPU的1个总线周期。
❑DMA的响应速度比中断快。
I／O设备发出中断请求后，CPU要执行完当前指令后才给予响应并且要保护现场，而DMA请求是在总线周期执行完后即可响应。
❑对于快速的I／O设备，中断方式，其传输速度已无法满足要求。
必须采用DMA方式来完成快速I／O设备的数据传送的操作。
⏹S3C2410芯片的DMA系统拥有4个独立通道的DMA控制器，每个通道的DMA控制器都可以控制处理芯片内部与内部之间、芯片内部与外部之间、芯片外部与外部之间的数据传输。
也就是说，每一个DMA通道都可以处理以下4种情况的DMA操作：
（也可以叫特点？
）
⏹源设备和目的设备都在内部系统总线上。
⏹源设备在内部系统总线上，目的设备在外部总线上。
⏹源设备在外部总线上，目的设备在内部系统总线上。
⏹源设备和目的设备都在外部总线上。
Chapter8
单工数据传输只支持数据在一个方向上传输;
半双工数据传输允许数据在两个方向上传输，但是，在某一时刻，只允许数据在一个方向上传输，它实际上是一种切换方向的单工通信;
全双工数据通信允许数据同时在两个方向上传输，因此，全双工通信是两个单工通信方式的结合，它要求发送设备和接收设备都有独立的接收和发送能力。
✓波特率：
波特率就是传送数据位的速率，用位/秒（bit/s）表示。
例如，数据传送的速率为120字符/秒，每帧包括10个数据位，则传送波特率为：
10位/字符×120字符/秒=1200位/秒=1200波特
✓校验位：
由于对字符传送做正确性检查，可以分为奇校验和偶校验。
奇校验就是字符中有奇数个“1”，该位置1，否则为0；偶校验就是字符中有偶数个“1”，该位置1，否则为0。
✓同步串行通信方式中一次连续传输一块数据（常称之为信息帧），开始前使用同步字符作为同步的依据。
字符块之后再加入适当的错误检测数据才传送出去。
采用同步通信时，在传输线上没有字符传输时，要发送专用的“空闲”字符或同步字符，其原因是同步传输字符必须连续传输，不允许有间隙，所以，同步串行通信方式传输效率高。
但电路结构复杂，对硬件要求高。
✓误码检测一般采用CRC（循环冗余校验）校验法。
RS-232C是由美国电子工业协会（ElectronicIndustriesAssociation,EIA）于1969年制定的一种串行通信接口标准，并被推荐为串行通信接口的国际标准，得到了广泛应用。
EIA把RS-232C定义为：
“在数据终端设备（DTE）和数据通信设备（DCE）之间使用串行二进制数据交换的接口”。
RS-2323C标准包括了接口的机械特性、电气信号特征和交换功能特征。
它用于连接2种设备：
数据终端设备和数据通信设备。
串行通信基础知识
RS-422和RS-485标准
RS-422和RS-485都是在RS-232C的基础上发展起来的串行数据接口标准，都是由EIA制定并发布的。
RS-422
RS-422是为弥补RS-232C的不足而提出的，主要是为了改进RS-232C通信距离短、速率低的缺点，RS-422定义了一种“平衡”通信接口，将速率提高到10Mb/s，传输距离延长到1220m（速率低于100kb/s时），并允许在一条总线上连接最多10个接收器。
RS-485
为扩展应用范围，EIA又于1983年在RS-422基础上制定了RS-485标准，它增加了总线上设备的个数，定义了在最大设备个数情况下的电气特性（以保证足够的信号电压）和双向通信的能力（允许多个发送器连接到同一条总线上），同时增加了发送器的驱动能力和冲突保护特性，扩展了总线共模范围，后命名为TIA/EIA-485-A标准。
IIS串行数字音频接口
IIS（Inter-ICSoundbus,集成电路内置音频总线）又称I2S，是飞利浦公司提出的串行数字音频总线协议。
目前很多音频芯片和MCU都提供了对IIS的支持，是工业领域或嵌入式系统领域常采用的音频总线之一。
信号
IIS总线一般有4根信号线，他们是：
IISDI—串行数据输入线。
IISDO—串行数据输出线。
IISLRCK—左/右声道选择线。
IISCLK—串行数据位时钟线。
升级会员 